排序方式: 共有45条查询结果,搜索用时 23 毫秒
1.
基于对集成电路参数成品率中心值设计和容差分配的研究,该文提出了一种参数成品率中心值设计和容差分配耦合求解最优设计值的算法。该算法不需要设计者对电路或工艺的物理结构非常熟悉,从任意初始设计值和任意大小的容差,算法均可收敛到可接受域中的最优设计值。另外,根据工艺线的容差,算法可确定集成电路的最优参数成品率,也可根据实际要求选择适当容差的工艺线,以降低生产成本、提高效益。最后用实例证明了该算法的可行性和实用性,得到了满意的结果。 相似文献
3.
从软故障的产生机制出发,研究了软故障的作用模式.为了计算软 相似文献
4.
采用0.5μm GaN HEMT工艺设计了X波段五位数字移相器的单片微波集成电路(MMIC),描述了移相器的设计过程,并进行了版图电磁仿真。该移相器采用高低通滤波器型网络和加载线型结构。利用电路匹配技术设计移相器电路的开关结构,将GaN器件的插入损耗从14 dB降至1 dB。版图仿真结果表明,在9.2 GHz~10.2 GHz频带范围内,均方根移相误差小于3.5°,插入损耗典型值为17.4 dB,回波损耗小于-12 dB,版图尺寸为5.0 mm×4.7 mm。 相似文献
5.
研究了一种建立在退化栅电流物理解析模型基础上的深亚微米pMOS器件HCI(hot carrier injection)退化模型.提出了一种基于L-M(Levenberg-Marquardt)算法的多目标响应全域优化提取策略,并对可靠性模型参数进行优化提取.分析了优化过程中由于参数灵敏度过低产生的问题并提出采用递归算法求解不同时刻栅电流注入电荷量的加速计算方法.最后,给出了最优化参数提取的结果,并且将测量值与理论值进行了比较,得到很好的一致性. 相似文献
6.
在IC的制造过程中,由于工艺的随机扰动,过刻蚀和欠刻蚀造成了导线条的宽度和线间距的变化.论文在分析过刻蚀和欠刻蚀对IC版图影响的基础上,提出了基于工艺偏差影响的IC关键面积计算新模型和实现方法.模拟实验表明模拟结果与理论分析是一致的. 相似文献
7.
在IC的制造过程中,由于工艺的随机扰动,过刻蚀和欠刻蚀造成了导线条的宽度和线间距的变化.论文在分析过刻蚀和欠刻蚀对IC版图影响的基础上,提出了基于工艺偏差影响的IC关键面积计算新模型和实现方法.模拟实验表明模拟结果与理论分析是一致的. 相似文献
8.
大量实验表明了在集成电路(IC)制造过程中形成中的缺陷团之间具有很强的相关性,然而现用于划分缺陷团的方法均忽略了缺陷之间的相关性。因此,得到了缺陷分布规律不能有效地反映缺陷在圆片上的分布,为了提高IC成品率和可靠性仿真和设计的精度,提高缺陷分布模型的准确性,该文提出了划分缺陷团的聚类算法,该方法依据缺陷形成的动力学基础,充分考虑了缺陷团之间的相关性,实验证明该算法用于划分IC的缺陷团是十分有效的。 相似文献
9.
在 IC的制造过程中 ,由于工艺的随机扰动 ,过刻蚀和欠刻蚀造成了导线条的宽度和线间距的变化 .论文在分析过刻蚀和欠刻蚀对 IC版图影响的基础上 ,提出了基于工艺偏差影响的 IC关键面积计算新模型和实现方法 .模拟实验表明模拟结果与理论分析是一致的 相似文献
10.
VLSI的参数成品率是与制造成本和电路特性紧密相关的一个重要因素,随着集成电路(IC)进入超深亚微米发展阶段,芯片工作速度不断增加,集成度和复杂度提高,而工艺容差减小的速度跟不上这种变化,因此参数成品率的研究越来越重要.本文系统地讨论了参数成品率的模型和设计技术研究进展,分析不同技术的特点和局限性.最后提出了超深亚微米(VDSM)阶段参数成品率设计和成品率增强面临的主要问题及发展方向. 相似文献
|