排序方式: 共有316条查询结果,搜索用时 140 毫秒
51.
一种高效率绿色模式开关电源控制器的研究 总被引:2,自引:0,他引:2
提出了一种高效率绿色模式降压型开关电源控制器芯片的设计,特点是采用PWM/Burst多模式控制策略提高全负载条件下的电源转换效率. 由于降低了低负载和待机条件下的电源功耗,可减小由电池供电的现代便携式设备的静态功耗,延长设备的待机时间和电池的寿命. 芯片还实现了模式转换过程中的平滑过渡以及过冲电压的抑制. 此外,还引入一种高精度、高效率的片上电流检测技术,进一步降低了功耗. 该芯片在1.5μm BCD (bipolar-CMOS-DMOS)工艺下设计和制造,测试结果表明芯片已达到预期的性能要求. 相似文献
52.
53.
集成电路制造技术的不断进步,给缺陷定位带来巨大的挑战。传统的测试芯片和现有的可寻址的方法都无法满足当前缺陷快速准确定位的要求。本文提出了一种改进的可寻址测试芯片的设计方法:每个测试结构采用四端法连接以及单一的NMOS晶体管作为开关电路,以保证电性测量结果精确、电路设计的简洁以及面积利用率的进一步优化;并利用开关电路增加少量测试引脚,以方便物理缺陷定位的进行。该方法在110nm的CMOS工艺中得到应用。经过实际生产验证,实现了金属层断路等缺陷的定位,有效发现了该工艺中失效缺陷的成因,从而帮助实际的成品率实现快速提升。 相似文献
54.
为提高 JPEG2000 小波变换的数据吞吐能力,提出了一个新的基于用行列模式二维小波正/反变换 VLSI 体系。在此体系中,块存储器以对角存储的方式被划分为八块双口 SRAM,一维离散小波运算单元采用流水线技术设计。此体系可支持 JPEG2000 5/3 和 9/7 两种小波,并且可以节省熵编码所需的码块存储器。设计的一维离散小波运算单元,可以在一个周期内处理四个像素的数据。经测试,此设计工作在 20MHZ 频率下,外加数据缓存时,完成一张 512×512×8 比特的灰白图像“lenna”的三级小波分解需要 13.31ms,不加数据缓存,需要 16.6ms。 相似文献
55.
为了解决RSA在模频繁变化情况下性能不足的问题,在已有蒙哥马利模乘器的基础上采用层次化架构设计复用硬件资源,实现了基于改进扩展欧几里德算法的偶数模逆器和[R2modM]运算器。实验结果显示,在14%的额外硬件资源开销下RSA加速器性能在模频繁变化应用下比原来提高2倍。其中,模逆器性能较其他设计提高了3倍,[R2modM]运算器性能比复用模幂电路的实现方法提高了一个数量级。 相似文献
56.
分析了素数域椭圆曲线密码(ECC)算法的软件效率,针对软件效率较低的问题,对密码系统进行软硬件划分,提出了一种适用于椭圆曲线密码SoC的硬件加速器设计,并设计了密码SoC的结构。硬件加速器实现了素数域的点乘和素数检测,以少量的面积为代价提升了系统性能。密码芯片实现了SM2商用密码标准规定的6种算法。加速器基于HJTC [0.11 μm] eFlash单元库,面积约为[0.6 mm2]。在50 MHz的频率下,192 bit非固定点乘运算性能为167次/s,256 bit非固定点乘运算性能为94次/s。实验结果表明,该加速器的单位面积性能高于其他同类设计。 相似文献
57.
为了解决低成本和低功耗应用中的嵌入式Flash读取速度问题,提出多种基于缓存结构的嵌入式Flash读取加速技术及实现,包括低频快速访问技术、回填隐藏技术和改进型关键字优先预取策略,以及具有自适应预取功能的缓存锁定技术、预查找技术等,通过这些技术的整合应用,在提高Flash读取性能的同时,保持较低的功耗.仿真实验证明:在占用资源(缓存容量)较少,频率较低(用于部分低功耗应用)的环境下,这些技术的应用使加速控制器的加速性能与传统的2路组相联缓存相比得到了明显的提升(20%~40%),同时加速控制器中读加速单元的动态功耗与传统2路组相联缓存相比降低了40%左右. 相似文献
58.
针对传统基于模块描述建模方法在性能估算和验证的精确性、灵活性和设计迭代方面的不足,围绕资源分配、性能参数标注和仲裁算法指定等,提出基于事务数据流的系统芯片(SoC)性能建模方法.该方法通过加入SystemC的时序控制机制的TDFLib的C++泛型库,以及描述SoC系统模型的性能建模语言(PML)的域特定语言来实现.PML源文件可生成包含TDFLib调用的C++代码,再经过编译并与可复用仿真程序框架链接得到可执行的系统性能分析模型.该模型在SystemC内核控制下进行周期精确的仿真,运行结果保存在MySQL数据库中.结果表明该性能建模方法能够提高架构设计与分析的效率. 相似文献
59.
针对函数调用中上下文切换产生的性能损失,提出一种支持程序无缝切换的嵌入式处理器高性能硬件堆栈.高性能硬件堆栈包括数据栈和返回栈,采用动态可重构的两级缓存机制,消除程序切换的性能开销.数据栈实现单周期多数据压栈/出栈,隐藏程序切换中的堆栈操作;返回栈实现指令超前预取,消除程序返回时流水线气泡.数据栈与返回栈分别复用数据和指令高速暂存器,实现用户可重构的二级缓存.实验结果显示:本方法平均提升性能10%以上,功耗降低2%. 相似文献
60.
一种低静态电流、高稳定性的LDO线性稳压器 总被引:4,自引:0,他引:4
该文提出了一种低静态电流、高稳定性低压差(LDO)线性稳压器。LDO中的电流偏置电路产生30nA的低温度漂移偏置电流,可使LDO的静态工作电流降低到4A。另外,通过设计一种新型的动态Miller频率补偿结构使得电路的稳定性与输出电流无关,达到了高稳定性的设计要求。芯片设计基于CSMC公司的0.5m CMOS混合信号模型,并通过了流片验证。测试结果表明,该稳压器的线性调整和负载调整的典型值分别为2mV和14mV;输出的最大电流为300mA;其输出压差在150mA输出电流,3.3V输出电压下为170mV;输出噪声在频率从22Hz到80kHz间为150VRMS。 相似文献