排序方式: 共有316条查询结果,搜索用时 46 毫秒
101.
为了提高大规模布线的布通率,加快布线速度,提出了一个基于“V”字型框架的总体布线与详细
布线交替进行的多层无网格布线算法.算法分粗化和细化两个阶段:粗化阶段,在每一层次对局部线网进
行总体和详细布线,先期得到布线结果,从而逐层次降低布线规模,同时也增加了总体和详细布线间的
交互性和布线资源估计的准确性;细化阶段,对布线解进行优化,并对粗化阶段布线失败的线网进行重布
线.总体布线采用速度很快的模式布线方法,并针对无网格布线的特点,引入了一种扫描布线障碍的布线
资源估计方法,无网格详细布线中则引入了通孔优化策略.实验证明,该算法在布通率、运行时间等方面
都得到了提高. 相似文献
布线交替进行的多层无网格布线算法.算法分粗化和细化两个阶段:粗化阶段,在每一层次对局部线网进
行总体和详细布线,先期得到布线结果,从而逐层次降低布线规模,同时也增加了总体和详细布线间的
交互性和布线资源估计的准确性;细化阶段,对布线解进行优化,并对粗化阶段布线失败的线网进行重布
线.总体布线采用速度很快的模式布线方法,并针对无网格布线的特点,引入了一种扫描布线障碍的布线
资源估计方法,无网格详细布线中则引入了通孔优化策略.实验证明,该算法在布通率、运行时间等方面
都得到了提高. 相似文献
102.
为了解决插即用技术中电路板在带电背板上安全插入或拔出的问题,提出了一种低成本高性能的解决方案,设计与构成了一种集成电路热插拔控制器,可以实现对电路板和背板的多重保护,包括发生过流时,自动启动限流装置和电路阻断器;在电源电压发生过压时,隔离电源与负载,并启动外部的晶闸管撬棍电路来保护负载;此外,还设置了电源的欠压锁定和输出电压的监测管理功能.对所设计电路进行Specture仿真的结果与预期相符,表明系统的控制策略设计已经全部实现.在BCD(Bipolar-CMOS-DMOS)工艺下,完成了该热插拔控制器的芯片设计与制造,测试结果表明预期的保护功能均已实现. 相似文献
103.
为了提高椭圆曲线密码(ECC)的点乘运算速度,提出了一种快速约简求模算法.该算法利用了特征为2的有限域中的不可约多项式第二项次数较小的特点.基于该算法和射影Montgomery点乘算法,利用超大规模集成电路技术实现了一种可配置的椭圆曲线密码加速器,该加速器采用可升级域设计和独特的流水线技术.仿真结果表明,基于该算法设计的加速器能快速完成ECC点乘运算,取162位和192位的密钥,点乘运算时间分别为0.22 ms和0.43 ms.加速器接口简单,扩展性好,为公钥密码算法的硬件实现提供了新的思路. 相似文献
104.
105.
本文提出了一种新型的适用于USB2.0高速模式480MHz时钟产生的单片锁相环(PLL)电路.该PLL电路由一个鉴频鉴相器电路、一个电荷泵、一个低通滤波器、一个压控振荡器和分频器组成.论文着重对由环型差分对组成的压控振荡器电路进行了优化.电路的设计基于TSMC的0.25(m CMOS混合信号模型,电路的前后仿真结果表明该电路不仅能产生频率为480MHz的时钟信号,并且抖动(jitter)只有2ps rms,锁定时间(lock time)是1.8(s,完全满足USB2.0接口芯片对PLL的要求. 相似文献
106.
当半导体工业进入到超深亚微米时代后,标准单元的设计面临着新的挑战.由于亚波长光刻的使用,图形转移质量将严重下降.在这种情况下,以集成电路的可制造性作为目标的"可制造性设计"方法在标准单元设计中变得至关重要.本文分析了超深亚微米与纳米工艺条件下标准单元设计中遇到的一些典型可制造性问题,提出了相应的新设计规则和解决方案,完成了实际90nm工艺下标准单元的可制造性设计工作.同时,文中提出了包括光刻模拟、测试电路组等技术在内的单元可制造性设计和验证的流程. 相似文献
107.
108.
一种有效的两端线网布线方法 总被引:3,自引:0,他引:3
提出了一种基于计算几何学的面向两端线网的布线算法.对于给定的布线平面,该算法首先根据障碍情况构造了包含最短路径信息的强连接图,然后引入绕障碍长度作为参数,以决定搜索走向,算法保证能找到最短布线路径,并使其时空复杂度得到了极大的改善. 相似文献
110.
在深亚微米下,变线宽技术是互连线优化的一种有效方法,针对时钟网布线,提出一种分布优化时延、面积和时钟偏差的变线宽算法,其中各阶段的优化是有机结合的,首先,提出一种基于敏感度的方法优化互连线树的延迟;而后在满足延迟约束的条件下,通过近似规划法使连线面积的增加最小;最后,为了确保时钟偏差小于给定的约束,进一步对时钟树枝宽度进行局部调整,实验表明,通过将基于敏感度的方法和较严格的数学规划方法结合起来可有 相似文献