有源功率因数校正控制芯片的设计与实现

为了有效改善电网供电质量,提高电能利用率,针对中大功率电器功率因数校正的需要,设计了一种带输入电压前馈的基于平均电流模式控制的有源功率因数校正(APFC)控制芯片.该芯片集成了输出过压保护和涌入电流限制等保护电路,采用1.5μm双极型-CMOS（BiCMOS）工艺实现,芯片面积为2.44 mm×2.38 mm.基于该芯片设计了一250 W功率因数校正电路,测试结果表明,芯片在12 V供电电压的条件下,静态功耗为48 mW（不包括开关损耗）;在220 V交流输入、满负载下的功率因数为0.993.     

基于标准单元库扩展的快速乘法器设计

设计并实现17×17 bit带符号数字乘法器。为了提高乘法器的性能,采用改进的Booth编码算法、Wal-lace树型结构以及基于标准单元库扩展的设计方法。该方法使用逻辑功效模型分析乘法器的关键路径,通过构造驱动能力更为完备的单元以实现关键路径中每一级门功效相等,从而得到最短路径延时。将TSMC 90 nm标准单元库扩展得到扩展单元库,使用两个单元库版图分别实现数字乘法器,基于扩展单元库实现的乘法器速度提升10.87%。实验结果表明,基于标准单元库扩展的半定制设计方法可以有效提升电路的性能,这种方法尤其适用于电路负载过大的情况。     

一种智能化电源管理集成电路的研究

给出一种用于荧光灯电子镇流器的智能化电源管理集成电路的设计.其独特的电路结构设计使该电
路芯片可在低电源电压下工作，从而可利用12 V 低压BiCMOS工艺实现。该电路工作时只需外接少量元件
，针对预热式荧光灯3个工作阶段的特性设计的智能化控制策略，可控制实现荧光灯在预热、启动及发光
各阶段的正常工作和状态异常保护，包括过压保护和容性保护，保证了电子镇流器在电源电压异常、灯管
缺损等情况下的安全有效工作，并能在新灯管安装后自动启动点燃。电路的计算机仿真结果与设计要求相
符，智能控制部分已通过现场可编程门阵列(FPGA)验证，功能正常.     

利用基地址相关的低功耗数据cache设计

为了减少以地址偏移为主要寻址方式的精简指令处理器中数据cache的功耗，提出了充分利用读写指令相对于基 地址的关联性，减少对cache的数据存储器和标志存储器的访问次数.通过建立两个数据结构来保存组选择信息：一个与 通用寄存器一一对应的有效位表用来保证基地址仍然维持在原cache行；一个组选择信息表用来记录最近的cache访问的 组选择信息，减少比较代价.该方法适用于多个组的组关联cache和可锁定的cache设计，已被应用于200 MHz的精简指令 集（RISC）处理器中.该处理器采用TSMC0.18μm工艺，对一些基准程序进行了测试，结果显示该方法可以节省大约30％ 的数据cache功耗，还具有硬件代价小的优点     

基于模型的光学校正系统的设计与实现

为了使光刻结果更好地符合版图设计,保证在硅片上制造出的电路在功能上与设计电路一致,提出了一种对掩模进行自动补偿的系统性技术.根据光刻机和光刻胶特性,模拟了实际的光刻过程.校正处理的核心是基于模型的掩模图形优化模块,通过调用光刻模拟器直接对输入待校正的掩模图形进行优化.最后通过对掩模版图的验证,保证校正后的掩模图形满足成像图形的精度要求.应用实例证明,该系统准确实现了版图的精确设计与校正.     

面向IP核测试复用的测试环设计

提出了一种改进的测试环单元设计.它在传统的P1500测试环单元基础上添加一个多路器,实现了对测试环单元的功能数据路径测试,并解决了测试环扫描链在扫描移位过程中的安全移位问题,同时还可以降低扫描移位过程中产生的动态测试功耗;在分析了两种典型测试环P1500测试环以及飞利浦TestShell测试环的基础上,提出了一种三态测试环结构.该结构允许共用同一条测试总线的不同IP核直接连接到测试总线上.     

SHA-1加密算法的硬件设计

该文介绍了一种在消息验证领域普遍使用的加密算法———SHA-1,阐述了硬件设计的思想和优化方法,以及用现场可编程逻辑阵列(FPGA)进行测试的结果。该设计在计算机安全领域有广泛的用途。     

基于FSMD模型的IP集成方法

提出了一种利用IP核的约束条件和集成系统的约束条件的集成方法，将IP核的约束条件用IP执行模型和IP延迟模型表示，用FSMD模型分别构造IP执行模型和集成系统的约束，以便于将它们合并起来优化设计IP接口单元，实现IP核在系统层合成。     

适用于超深亚微米光刻仿真的建模和优化

提出了一种新颖的利用版图轮廓的超深亚微米光刻工艺建模流程.该流程采用的方法主要包括:首先将代表纯光学模型的传输交叉系数矩阵通过圆极化采样正交投影成更小规模的矩阵,同时用该组相同的极化采样基表示掩模图形;然后用目标电路版图的严格3D仿真结果或其SEM轮廓图对该新系统进行半经验化的校正.在模型校正过程中引入了基于遗传算法的全局优化算法. 实验结果显示,该方法能够快速有效地模拟用传统方法不能准确模拟的超深亚微米新出现的一些畸变效应.由于最终的模型是用一批卷积核的形式表示,建成的模型能够满足光学邻近校正对准确性和快速性的要求.     

一种H.264帧内预测模式判决算法及VLSI实现体系

17种预测模式和率失真优化模式判决极大的增加了H.264帧内编码器硬件设计的复杂度.目前的模式判决快速算法能大量减少模式判决的复杂度,但却不易于硬件实现.本文在Sobel边缘检测模式判决算法的基础上,提出了一种面向VLSI实现的模式判决优化算法.该算法通过修改16×16宏块部分像素的Sobel边缘检测算子来减少存储器读取次数,优化预测模式区域的范围来减少硬件设计复杂度,并采用变换后残差绝对值和(SATD)来简化编码代价判决运算.实验结果表明,采用该算法的帧内硬件编码器可以在确保编码质量的前提下,显著降低硬件实现复杂度和提高编码器效率.