形状编码的二值运动估值及其VLSI结构优化设计

文章提出一种高效的VLSI结构，实现MPEG－4视频编码标准中二值形状的运动估值算法。我们称这种结构为DDBME。其主要由一个基于一维脉动阵列的数据分配器和16＊32bit的搜索区域缓冲器组成。在DDBME中，采用数据位并行处理技术进行块匹配算法中绝对误差和（SAD）的计算。     

高Tc超导互连线高频传输特性分析

利用能较好描述高温超导体反常温度特征的推广二流体模型和传输线理论，计算和模拟了用于ＶＬＳＩ封装互连的高温超导互连线的传输常数随温度的变化关系和上升时间对温度及互连线宽度与长度的依赖关系。     

VLSI版图验证算法的固化研究

ＶＬＳＩ电路芯片集成度的不断增加，使得设计趋于复杂化，这就对版图验证工具的处理能力与性能提出了进一步的要求，运用特殊的硬件将版图验证的某些算法固化，利用其中内在的并行性来获得处理速度的提高是一类非常有效的方法，本文提出了一种用于在版图验证算法中得到广泛运用的线扫描算法中边排序操作的硬件实现。并且在ＦＰＧＡ上进行了验证，整个系统实现于一块ＰＣ机的扩展卡上，测试的结果表明，对于排序的操作，硬件实现的速     

一种通用神经网络处理机设计及其VLSI集成化讨论

本文讨论了通用神经网络处理机的性能要求以及全模拟量处理、全数字量处理和数字模拟混合处理等各种处理方式的优缺点，设计了一种数字模拟混合处理的通用神经网络处理机结构。这种结构在当前ＶＬＳＩ集成工艺的条件下，具有较高的性能价格比。     

薄膜全耗尽SOI短沟道MOSFET准二维电流模型

本文在分析薄膜全耗尽SOI器件特殊物理效应的基础上,建立了可细致处理饱和区工作特性的准二维电流模型。该模型包括了场效应载流子迁移率、速度饱和以及短沟道效应等物理效应,可以描述薄膜全耗尽SOI器件所特有的膜厚效应、正背栅耦合(背栅效应)等对器件特性的影响,并且保证了电流、电导及其导数在饱和点的连续性。将模型模拟计算结果与二维器件数值模拟结果进行了对比,在整个工作区域(不考虑载流子碰撞离化的情况下)二者吻合得很好。     

一种时延驱动的VLSI布局方法

时廷特性对于高性能的超大规模集成电路(VLSI)来讲是十分重要的。本文提出了一个新的时延驱动的布局方法。在初始布局中,我们提出了给线网加权的新方法,在迭代改善布局中提出了等位场的概念。实验结果表明:这是一种有效的时延驱动布局方法。     

一个位独立交叉访问存储器的方案设计

本文提出了一个适合ＶＬＳＩ测试仪需要的位独立访问存储结构的设计方案。文中介绍了该方案的逻辑结构，以及配合该方案的可编程脉冲源，并对该方案的性能进行了分析讨论。     

Diagonal channel routing with vias at unit distance

We consider the «diagonal» channel routing model (DM), where the connections are laid in two layers, along tracks at +45° and ?45° respectively. A previous result [10] shows that, for a channel routing problem of density d, a DM layout exists with channel width w=2d. However, vias may appear at a distance 1/tr2. We prove here that another DM layout can be constructed with w-kd, k constant, and all vias at a distance ≥1. By a theoretical point of view this layout is superior to the one obtained in the classical Manhattan Model, in the worst case.     

Maximumk-covering of weighted transitive graphs with applications

Consider a weighted transitive graph, where each vertex is assigned a positive weight. Given a positive integerk, the maximumk-covering problem is to findk disjoint cliques covering a set of vertices with maximum total weight. An 0(kn ²)-time algorithm to solve the problem in a transitive graph is proposed, wheren is the number of vertices. Based on the proposed algorithm the weighted version of a number of problems in VLSI layout (e.g.,k-layer topological via minimization), computational geometry (e.g., maximum multidimensionalk-chain), graph theory (e.g., maximumk-independent set in interval graphs), and sequence manipulation (e.g., maximum increasingk-subsequence) can be solved inO(kn ²), wheren is the input size.This Work was supported in part by the National Science Foundation under Grant MIP-8709074 and MIP-8921540.