新型高可靠性低功耗6管SRAM单元设计

提出一种新型的6管SRAM单元结构,该结构采用读/写分开技术,从而很大程度上解决了噪声容限的问题,并且该结构在数据保持状态下,采用漏电流以及正反馈保持数据,从而不需要数据的刷新来维持数据。仿真显示了正确的读/写功能,并且读/写速度和普通6管基本相同,但是比普通6管SRAM单元的读/写功耗下降了39%。     

一种用于PIR控制芯片的级联积分梳状滤波器

从级联积分梳状滤波器(CIC)的原理出发,考虑到红外热释电传感器(PIR)采集信号的频率变化范围,设计了用于PIR控制芯片并对PIR传感器采集信号进行滤波的CIC滤波器。在MODSIM中对滤波器电路进行仿真,结果表明,低通和高通达到设计指标。对流片后的样片进行测试,在0.5~7 Hz频率范围内有比较明显的带通效果,带通外的频率需要增大输入信号幅值才能触发。与国外同类PIR控制芯片PS206作对比,基本达到了PS206芯片的性能。     

Novel Oxide Trap Behavior in Ultra Thin Gate and Its Study by PDO Method

The degradation of MOSFETs under high field stress has been investigated for a long time. The degradation is due to the newly generated traps. As the gate thickness scaled down rapidly, a conventional method for detecting oxide traps, such as C-V or subthreshold swing, is no longer effective. Some new phenomena also appear, such as Stress Induced Leakage Current (SILC) and soft-breakdown. The oxide traps' behavior and their characteristics are the key problems in the study of degradation. By extracting the change of transition coefficients from the I-V curve and using the PDO (Proportional Differential Operator) method, various oxide traps can be distinguished and as would be helpful in the determination of trap behavior changes during the degradation process.     

考虑量子效应的短沟道n-MOSFET表面电势分布数值模型

提出了一种考虑量子效应的短沟道沟道表面电势数值模型,并在此基础上分析了源漏偏压对表面势分布的影响.计算结果和二维量子力学数值模拟结果很好地吻合.结果表明：源漏偏压会造成线性区的沟道表面势减小,进而导致阈值电压下跌;而在饱和区,源漏偏压的影响更大,会造成表面势明显下降,阈值下跌将会更加严重.     

α粒子注入对SRAM存储单元的影响研究

针对目前SRAM存储单元所面临的α粒子注入引起的软错误问题,首先采用一个简化的反相器模型,模拟其在α粒子注入时的输出变化;然后将该输出用作SRAM存储单元电路仿真的输入信号,研究α粒子注入对存储单元双稳电路稳定性的影响,其中,α粒子的注入通过一个电流源来模拟;最后,比较两种电流源模型下存储单元的存储情况。可以看出,pMOS等效电阻越大或节点电容越小,α粒子的注入越容易导致存储单元软错误的发生。也就是说,临界电荷越小,发生软错误的可能性越大。     

锁存型灵敏放大器电路的改进设计

静态随机同步存储器（SRAM）灵敏放大器（SA）广泛用于深亚微米芯片存储系统的设计,用来提高存储系统的速度和降低存储系统功耗。提出一种由作者设计的新型灵敏放大器,能够在满足功耗、速度、面积的基础上降低失配。首先介绍失配对锁存型灵敏放大器性能的影响,然后介绍两种常用的改进方法,最后重点介绍由作者设计的时序改进型的SA,并对结构改进前后的仿真数据进行比较,且与以往的两种结构进行比较。     

MOSFET不同厚度薄栅老化中 SILC的机制

通过对栅电流和栅电压漂移的测量 ,证明了均匀 FN应力老化后栅氧化层中陷阱呈非均匀分布 .不同厚度的栅氧化层产生 SIL C的机制不尽相同 ,薄栅以陷阱辅助隧穿为主 ,类 Pool- Frankel机制在厚二氧化硅栅中起主导作用 .     

关态应力下 P- MOSFETs的退化

研究了沟长从 0 .5 2 5 μm到 1.0 2 5 μm9nm厚的 P- MOSFETs在关态应力 ( Vgs=0 ,Vds<0 )下的热载流子效应 .讨论了开态和关态应力 .结果发现由于在漏端附近存在电荷注入 ,关态漏电流在较高的应力后会减小 .但是低场应力后关态漏电流会增加 ,这是由于新生界面态的作用 .结果还发现开态饱和电流和阈值电压在关态应力后变化很明显 ,这是由于栅漏交叠处的电荷注入和应力产生的界面态的影响 .Idsat的退化可以用函数栅电流 ( Ig)乘以注入的栅氧化层电荷数 ( Qinj)的幂函数表达 .最后给出了基于 Idsat退化的寿命预测模型     

MOSFET不同厚度薄栅老化中SILC的机制

通过对栅电流和栅电压漂移的测量，证明了均匀FN应力老化后栅氧化层中陷阱呈非均匀分布．不同厚度的栅氧化层产生SILC的机制不尽相同，薄栅以陷阱辅助隧穿为主，类Pool-Frankel机制在厚二氧化硅栅中起主导作用．