非相干光退火技术与非晶硅薄膜的固相外延

本文介绍了一种新的退火技术——非相干光脉冲加热退火。它与激光退火技术相比,效率高,设备简单;与传统热退火相比,对离子注入杂质的激活率高,≈100％,不引起杂质再分布,且能有效地避免离子注入损伤层对重金属离子的收集,在超大规模集成电路工艺中有着多方面应用的可能性。作者应用这一退火技术于LPCVD非晶硅薄膜的再结晶研究。用RBS结合电子沟道技术研究了再结晶化的动力学过程。实验发现,在硅衬底上淀积的非晶硅薄膜(1600(?))能在600℃、35秒和700℃、15秒时间内完成再结晶化过程,结晶化结构属柱状。     

用深反应离子刻蚀和介质填充技术制造具有高深宽比的超深电隔离槽

提出了一种利用深反应离子刻蚀(DRIE)和电介质填充方法来制造具有高深宽比的深电学隔离槽的新型技术.还详细讨论了DRIE刻蚀参数与深槽侧壁形状之间的关系,并作了理论上的阐述.采用经过参数优化的DRIE刻蚀深硅槽,并用反应离子刻蚀(RIE)对深槽开口形状进行修正,制造了具有理想侧壁形状的深槽,利于介质的完全填充,避免产生空洞.电隔离槽宽5μm,深92μm,侧壁上有0.5μm厚的氧化层作为电隔离材料.I-V测试结果表明该隔离结构具有很好的电绝缘特性:0～100V偏压范围内,电阻大于1011Ω,击穿电压大于100V.电隔离深槽被首次应用于体硅集成微机械陀螺仪上的微机械结构与电路之间的电气隔离与机械连接,该陀螺的性能得到了显著提高.     

微米尺度下键合强度的评价方法和测试结构

在MEMS器件的设计与加工过程中，键合技术是体硅工艺的一项关键技术。由于MEMS器件的特点，其键合的面积通常是在微米到毫米量级内．传统测试键合强度的方法不再适用，该尺度下键合强度的测试与评价成为MEMS工艺测试的难点之一。文章提出了一种新型的测试结构．对面积为微米量级下键合的最大抗扭强度进行了测试。实验设计一系列的单晶硅悬臂梁结构测试键合面积在微米量级时的最大剪切力．键合面为常用的正方形．其边长从6μm到120μm，计算得出的剪力与采用实体单元有限元分析结果计算出的作用力相对误差为4．9％，这一误差在工程中是可以接受的。实验得出最大剪切扭矩和相应的键合面积的曲线。MEMS器件的设计人员可以根据结论曲线．针对所需的抗扭强度设计相应的键合面积。     

1．5μm全耗尽CMOS／SIMOX门阵列的研制

本文介绍了可用于高速、高性能抗辐照专用集成电路设计的１．５μｍ薄膜全耗尽ＣＭＯＳ／ＳＩＭＯＸ门阵列母版的研制．较为详细地讨论了ＣＭＯＳ／ＳＩＭＯＸ门阵列基本阵列单元、输入／输出单元、单元库的设计技术以及１．５μｍＣＭＯＳ／ＳＩＭＯＸ门阵列工艺开发过程．该门阵列在５Ｖ电源电压时的单级门延迟时间仅为４３０ｐｓ．     

硅基MEMS加工技术及其标准工艺研究

本文论述了硅基MEMS标准工艺,其中包括三套体硅标准工艺和一套表面牺牲层标准工艺.深入地研究了体硅工艺和表面牺牲层工艺中的关键技术.体硅工艺主要进行了以下研究:硅/硅键合、硅/镍/硅键合、硅/玻璃键合工艺及其优化;研究了高深宽比刻蚀工艺、优化了工艺条件;解决了高深宽比刻蚀中的Lag效应;开发了复合掩膜高深宽比多层硅台阶刻蚀和单一材料掩膜高深宽比多层硅台阶刻蚀工艺研究.表面牺牲层工艺主要进行了下列研究:多晶硅薄膜应力控制工艺;防粘附技术的研究与开发.     

适用于数模混合集成的SOI MOSFET的失真分析

本文较为详细地分析了SOIMOSFET的失真行为 .利用幂级数方法对不同结构包括部分耗尽PD、全耗尽FD和体接触BC的SOI器件的谐波失真进行了对比性的实验研究 .同时 ,在实验分析的基础上提出了描述失真行为的连续的SOIMOSFET失真模型 .该模型通过引入平滑函数和主要的影响失真的物理机制 ,使得模拟计算结果能够与实验结果较好的吻合 .本文所得到的结果可用于低失真的数模混合电路的设计 ,并对低失真电路的优化提供指导方向 .     

短沟道CMOS／SOI器件加固技术研究

通过大量辐照实验分析了采用不同工艺和不同器件结构的薄膜短沟道ＣＭＯＳ／ＳＩＭＯＸ器件的抗辐照特性，重点分析了Ｈ２－Ｏ２合成氧化和低温干氧氧化形成的薄栅氧化层、ＣｏＳｉ２／多晶硅复合栅和多晶硅栅以及环形栅和条形栅对ＣＭＯＳ／ＳＩＭＯＸ器件辐照特性的影响，最后得到了薄膜短沟道ＣＭＯＳ／ＳＩＭＯＸ器件的抗核加固方案．     

实现SOI结构的ELO方法中SiO_2上Si多晶核的形成与抑制

本文从分析Si在SiO_2上成核的一般过程出发,利用新的成核理论,分析出影响成核的重要因素是氢吸附;并着重针对ELO过程的特点,通过大量实验研究了各种条件对成核的影响,找到了既能完全抑制多晶成核又能实现侧向生长的最佳工艺条件.根据实验中测得的临界成核时间及沉积自由区宽度,采用间歇生长技术在20μm宽的SiO_2条上完全抑制了多晶成核,而加入 Br_2的生长/腐蚀循环工艺则在 30μm宽的SiO_2上完全抑制了多晶成核,为获得高质量的SOI材料打下了良好的基础.     

电场调制效应对氧化层电流弛豫谱的影响

本文用单陷阱电荷俘获模型研究了电场调制效应对氧化层电流弛豫谱(Oxide CurtentRelaxation Spectroscopy)——简称 OCRS的影响.给出了精确的 OCRS谱函数及其各级近似表述式;给出了确定陷阱参数(俘获截面,荷心及面密度)的精确公式及各类简化式;给出了各类近似成立的直观实验判据式.对实验结果进行了电场修正,得到了更为满意的结果.     

自对准硅化物CMOS／SOI技术研究

在ＣＭＯＳ／ＳＩＭＯＸＳＯＩ电路制作中引入了自对准钴（Ｃｏ）硅化物（ＳＡＬＩＣＩＤＥ）技术，研究了ＳＡＬＩＣＩＤＥ工艺对ＳＯＩＭＯＳＦＥＴ单管特性和ＣＭＯＳ／ＳＯＩ电路速度性能的影响．实验表明，采用ＳＡＬＩＣＩＤＥ技术能有效地减小ＭＯＳＦＥＴ栅、源、漏电极的寄生接触电阻和方块电阻，改善单管的输出特性，降低ＣＭＯＳ／ＳＯＩ环振电路门延迟时间，提高ＣＭＯＳ／ＳＯＩ电路的速度特性．