集成电路中多晶硅薄膜载流子迁移率的实验研究和理论模型

本文系统地研究了多晶硅薄膜载流子迁移率与掺杂浓度的关系,发现不仅如前人所指出的那样,多晶硅载流子迁移率在中等掺杂区有一极小值,而且同时在高掺杂区存在一个极大值.本文将前人提出的杂质分凝模型、晶粒间界陷阱模型和杂质散射机构结合起来,从理论上计算了极大值及其相应的掺杂浓度与晶粒大小、晶粒间界界面态密度的关系,并与实验结果进行了比较.理论模型较好地说明了实验结果.     

应用于硅化物自对准技术的CoSi_2薄膜特性及形貌研究

本文应用炉退火和快速退火(RTA)两种方法,使Co和Si热反应制备界面较平整、电阻率低(～16μΩ·cm)的CoSi_2薄膜。采用XRD、AES、TEM(横截面)、SEM、四探针等分析测试手段,详细研究了Co和Si、SiO_2之间的反应,CoSi_2薄膜的电学特性及CoSi_2/Si,CoSi_2,SiO_2界面形貌。结果表明,CoSi_2是除TiSi_2外另一个可用于MOS自对准技术的硅化物。     

多晶硅膜的高压氧化

对未掺杂的、重磷掺杂的和重硼掺杂的多晶硅膜在812℃,7.5atm的高压水汽中的氧化特性进行了研究.为了比较,同时给出了(111)-Si 和(100)-Si的氧化结果.对未掺杂多晶硅,氧化特性和常压湿氧情况下类似,但标志初始迅速氧化阶段的时间t_1变短.对重磷掺杂多晶硅膜,加速氧化是很明显的.它能得到一个较大的x_(pod)/x_(SOM)厚度比率.对重硼掺杂多晶硅,在高压和常压下氧化速率都比(111)-Si快,但加速氧化的现象小得多.     

薄膜全耗尽SIMOX／SOIMOSFET中单晶体管Latch引起的器件性能蜕变实验研究

本文对ＳＩＭＯＸ／ＳＯＩ全耗尽Ｎ沟ＭＯＳＦＥＴ中单晶体管Ｌａｔｃｈ状态对器件性能的影响进行了实验研究．实验结果表明，短时间的Ｌａｔｃｈ条件下的电应力冲击便可使全耗尽器件特性产生明显蜕变．蜕变原因主要是Ｌａｔｃｈ期间大量热电子注入到背栅氧化层中形成了电子陷阱电荷（主要分布在漏端附近）所致．文章还对经过Ｌａｔｃｈ应力后，全耗尽ＳＯＩ器件在其他应力条件下的蜕变特性进行了分析．     

多晶硅发射区晶体管的解析模型

在包括了更多的物理效应基础上，本文提出了一个新的多晶硅发射区晶体管的解析模型．把物理参数分为与多晶／单晶硅界面有关的界面物理参数和与纵向结构有关的纵向结构参数，建立了载流子传输机理的特征符号表示系统，给出了晶体管重要特性参数的解析表达式．应用这个模型详细分析了电流增益与两类物理参数之间的关系，并与部分实验结果进行了比较，得到了有关改善ＲＣＡ器件，ＨＦ器件和界面氧化层大面积破裂器件的电流增益的结论．     

集电极电流密度和基区渡越时间的解析模型

以小注入条件下的注入少子分布为初始值，本文依据送代法首次得到了适用于任意注入条件，基区从指数掺杂分布到均匀掺杂分布的集电极电流密度和基区渡越时间的解析表达式．三次选代的解析结果与数值迭代结果比较表明：在注入发射结电压ＶＢＥ≤１．０Ｖ的情况下，三次迭代形成的集电极电流密度和基区渡越时间的解析表达式有效．     

全耗尽SOI nMOSFET的浮体效应物理模型

本文提出了一个短沟道、包含寄生双极晶体管效应的物理解析模型来分析薄膜ＳＯＩｎＭＯＳＦＥＴ强反型电流下的浮体效应，该模型通过研究各种寄生电流成分对源漏电流和浮体电位的贡献，以及浮体电位的变化对器件其他参数如阈值电压和寄生寄生双极电流各成分的影响，成功地解释了器件处于背界面积累状态时的“Ｋｉｎｋ”现象和器件的异常击穿机理．本模型模拟结果从不同偏置电压、不同器件尺寸几方面较好地拟合了实验曲线，同时还得到结论，器件处于背面积累状态时由于碰撞离化作用产生的空穴的源端堆积使浮体电位升高导致器件的阈值电压突然降低，因而     

从硅集成电路技术到微系统技术

技术进步和市场需求促使ＶＬＳＩ从集成电路技术不断向微系统技术发展。本文将从微系统的一个分支－－硅微电子机械系统方面介绍和讨论有关这种发展的一些问题。     

ULSI相移光刻技术＊

相移掩模光刻技术,是近几年来为了开发超大规模集成电路(ULSI)而发展起来的一种新颖光刻技术。它应用了光学相移掩模方法,大大提高了现有光学光刻设备的分辨率水平。本文综述了相移光刻技术的发展及其在ULSI中的应用。     

短沟道薄膜全耗尽SOI/MOSFET''''s大信号电容模型

本文提出适用于短沟道薄膜全耗尽SOI器件的大信号电容模型。该模型除考虑了SOI短沟道器件中出现的速度饱和效应、DIBL效应及源漏耗尽层电荷分享效应外,还包括了SOI器件中特有的膜厚效应、正背栅耦合效应等对电容特性的影响。通过与体硅器件的二维模拟和实测电容特性以及已报道的薄膜SOI器件电容模型相比较可知,本文模型可较好地描述短沟道SOI器件的电容特性。另外,所建电容模型形式简洁,参数提取方便,因而可做为薄膜全耗尽SOI器件大信号电容模型移植到电路模拟程序(如SPICE)之中。