硅微陀螺仪的建模

提出了硅微陀螺仪的集总建模方法．该方法将硅微陀螺仪划分为多个相互关联的基本单元,各基本单元的行为特征被集总到单元的节点端口上,并表征为矩阵形式．将根据物体相对运动理论,从基本单元的解析方程出发,给出了建立硅微陀螺仪基本单元模型的一般方法,并以Verilog-A为模型编码语言实现了硅微陀螺仪参数化的基本单元模型．在Cadence Spectre上进行了仿真验证,频域仿真结果与ANSYS计算结果相差在1%以内;时域仿真结果表明利用该系统级模型能够快速进行复杂机电一体仿真．     

驱动复杂RLC互连树的逻辑门延时

提出了一个用于估计RL C互连树驱动点导纳的闭端等效π模型,并将其用于驱动复杂RL C互连树的逻辑门延时的估计中.与其他方法相比,它具有结构简单、精度较高的特点     

一种高性能CMOS带隙电压基准源设计

采用一级温度补偿和电阻二次分压技术设计了一种高性能 CMOS带隙电压基准源电路 ,其输出电压为 0 .2 0～ 1.2 5 V,温度系数为 2 .5× 10 - 5/ K.该带隙电压基准源电路中的深度负反馈运算放大器为低失调、高增益的折叠型共源共栅运算放大器 .采用 Hspice进行了运算放大器和带隙电压基准源的电路仿真 ,用 TSMC0 .35 μm CMOS工艺实现的带隙基准源的版图面积为 6 4 5 μm× 196 μm.     

驱动复杂RLC互连树的逻辑门延时

提出了一个用于估计RLC互连树驱动点导纳的闭端等效π模型,并将其用于驱动复杂RLC互连树的逻辑门延时的估计中.与其他方法相比,它具有结构简单、精度较高的特点.     

基于Verilog-A的模拟电路行为模型及仿真

分析了模拟硬件描述语言Verilog—A的特点及模型结构，根据仿真速度和仿真精度的折衷考虑，设计实现了模拟开关、带隙基准电压源及运放的Verilog—A行为模型。根据数模转换器(13AC)的特性，基于Verilog—A设计了DAC参数测试模型，也建立8位DAC的行为模型。所有行为模型都在Cadence Spectre仿真器中实现了仿真验证。     

表面栅BSIT的栅源低击穿问题研究

通过对DX0231型BSIT栅源低击穿问题的分析,讨论了设计、材料、环境、设备等因素对表面栅BSIT栅源击穿的影响,指出了提高栅源击穿的努力方向。     

MOS晶体管的阈值电压不匹配特性

集成电路中器件的匹配性对于模拟电路和数字电路的设计有着很重要的影响,而现在重要的是还缺乏精确的器件匹配的模型。在模拟集成电路设计中,MOS管阈值电压的匹配特性对集成电路尤其是电流Ids的大小有着重要的影响。基于短沟道系列模型,MOS氧化层中的固定电荷和杂质原予服从泊松分布,分析了NMOS和PMOS器件不匹配的物理原因,并验证σVT/VT遵循与1/(?)成比例的结论。     

基于高速电流舵数/模转换器动态性能的电流开关驱动器

基于电流开关驱动器对高速电流舵D／A转换器动态性能的影响因素分析，提出了结合驱动信号交叉点理论、同步锁存技术和低驱动信号摆幅的电流开关驱动器设计技术，并设计了新型的电流开关驱动器电路．基于TSMC 0．35μm CMOS工艺采用Hspice仿真工具，对电流开关驱动器进行仿真分析和应用验证．基于电流开关驱动器所实现的4位D／A转换器具有很低的输出伪信号，所实现的8位D／A转换器具有很高的无杂波动态范围，表明这种电流开关驱动器能保证高速D／A转换器的良好动态性能．     

基于Verilog-A行为描述模型的VCO设计

分析了模拟硬件描述语言Verilog-A的特点,介绍了基于Verilog-A语言的行为级模拟电路设计过程.以锁相环(PLL)的子模块压控振荡器(VCO)的设计为例,建立了基于Verilog-A的行为模型进行系统设计的新方法.根据VCO的数学模型,建立了中心频率为120MHz的VCO行为模型,并利用Cadence Spectre仿真器对该模型进行了验证及PLL系统仿真.     

超大规模集成电路中低介电常数薄膜的制备与检测技术

近年来,低介电常数材料在IC工业中日益受到人们广泛关注,为了降低信号传输延迟和串扰以及由于介电损失而导致的功耗增加,采用低介电常数材料做层间介质是必要的。本文介绍了有关低介电常数材料薄膜的制备方法和基本特性的检测技术。