基于CMOS开关电容技术的CAS解调电路设计

基于双二阶CMOS开关电容滤波器和隔离串联技术,应用抗混叠滤波技术和平滑滤波技术,采用UMC 0.5μm CMOS工艺实现了CAS解调电路的设计,并保证了解调的灵敏度。仿真和设计结果表明,该解调电路具有良好的稳定性和灵敏度,能应用于各种通信模拟解调集成电路设计。     

6H-SiC金属-半导体-金属结构紫外光探测器的模拟与优化

基于热电子发射理论,使用器件仿真软件ISE-TCAD建立了6H-SiC MSM紫外光探测器器件模型。对金属叉指宽度和间距均为3μm的器件进行了仿真,结果表明该结构探测器在10V偏压下暗电流已经达到15pA。器件的光电流比暗电流大2个数量级。通过仿真研究了不同结构对器件暗电流和光电流的影响并优化了器件结构。结果表明电极宽度为6μm电极,间距为3μm的器件达到最大光电流5.3nA。电极宽度为3μm,电极间距为6μm的器件具有最高的紫外可见比其比值为327。     

Improved low-distortion sigma-delta ADC with DWA for WLAN standards

An improved low distortion sigma-delta ADC(analog-to-digital converter) for wireless local area network standards is presented.A feed-forward MASH 2-2 multi-bit cascaded sigma-delta ADC is adopted;however,this work shows a much better performance than the ADCs which have been presented to date by adding a feedback factor in the second stage to improve the performance of the in-band SNDR(signal to noise and distortion ratio),using 4-bit ADCs in both stages to minimize the quantization noise.Data weighted ...     

一种具有两个传输零点的新型带通滤波器

在分析带通滤波器等效电路类型与特点的基础上,提出了一种简单的且具有两个传输零点的新型带通滤波器结构,有效解决了低介电常数多芯片组件(MCM)集成带通滤波器的性能与面积的问题.通过实际设计加工测试了一款中心频率为1.61GHz、带宽为260MHz的带通滤波器,插入损耗为0.71dB,驻波1.2,测试结果与仿真结果一致,器件整体尺寸为3.2mm×2.4mm×0.6mm.     

一种抑制总线串扰的自适应时空编码方法

片上总线互连线间逐步增强的线间耦合效应加剧了总线信号串扰.本文根据互连线串扰模型,提出先传送奇数位信息,再传送偶数位信息,双时钟周期发送恶性串扰总线数据的自适应时间编码方法.在消除恶性串扰的同时,减小了总线自翻转能耗.并结合码本编码,获得一种自适应时空编码方法.仿真结果显示该方法的时间节省率达到30%以上,能耗节省率为4%～38%.对于32位数据总线,该方法仅需6根冗余线.     

平面薄膜场致发射的模型分析

该文系统地讨论宽带隙平面薄膜的场致电子发射(FEE)的机理。基本的理论模型是电子对表面势垒的隧穿效应,同时考虑到晶格的散射和薄膜势垒中微细贯穿通道的电子发射作用。分析结果表明,宽带隙平面薄膜结构用作场致电子发射阴极,具有发射电压的阈值低,发射电子的能量分布范围小等优点。另外这种结构制作简单、材料选择范围宽、理化稳定性好,是一种理想的场致发射电子源。     

工艺波动致RLC互连延时极值分析

基于等效Elmore延时模型和RLC互连的工艺角分析,提出了工艺波动致RLC互连延时快速极值分析方法,可以用于由工艺波动引起的RLC互连延时变化的最好情况和最坏情况分析．采用该方法针对68nm,45nm,36nm和25nm工艺节点进行了仿真验证．结果显示,这种新方法误差小速度快,与HSPICE相比误差小于7％,可以应用在快速静态时序分析中．     

一种无滤波器的高效立体声D类音频功率放大器

基于CSMC 0.5μm DPDM CMOS工艺设计了一种高效率的D类音频功率放大器,利用全差分型积分负反馈技术和全集成H桥式输出结构实现了该音频功放的无滤波器应用．仿真和测试结果均表明: 在电源电压5V,无外部滤波器,总谐波失真与噪声之和小于0.5％的条件下,该功放可向3Ω负载电阻提供大于3.5W×2的输出功率; 电源电压在3~6V范围内,最大转换效率可达90％以上; 电源电压为5V,输出功率小于3.0W时,每个通道的总谐波失真与噪声之和小于0.1％．     

异步超前进位加法器设计

提出了一种新的高速加法器电路．该加法器采用混合握手协议,将超前进位与异步自定时技术相结合,根据进位链出现的概率大小来分配进位路径,可以在保持异步结构低功耗的同时提高运算速度．仿真结果表明,在SMIC 0.18μm工艺下,32位异步超前进位加法器平均运算完成时间为0.880932ns,其速度是同步串行加法器的7.33倍,是异步串行加法器的1.364倍和异步进位选择加法器的1.123倍,且电路面积和功耗开销小于异步进位选择加法器．     

nMOSFET X射线辐射影响研究

介绍了在强电流作用下的ggnMOS作用机理,分析了ggnMOS抗ESD能力的主要表征参数,利用X射线辐射系统和TLP测试系统研究了辐射总剂量对ggnMOS抗ESD能力的影响。试验结果表明,随辐射总剂量的增加,ggnMOS的开启电压、维持电压都将下降,这有利于提高ggnMOS的抗ESD能力,而表征其抗ESD能力的参数(二次击穿电流I2)开始随辐射总剂量的增加而减少,到达一定剂量后将随总剂量的增加而增加。