微波、毫米波GaN HEMT与MMIC的新进展

综述了近几年微波、毫米波氮化镓高电子迁移率晶体管(GaN HEMT)与单片微波集成电路(MMIC)在高效率、宽频带、高功率和先进热管理等方面的应用创新进展.介绍了基于GaN HEMT器件所具有的高功率密度和高击穿电压,采用波形工程原理设计的各类开关模式的高效率功率放大器,以及基于GaN HEMT器件的高功率密度、高阻抗的特点与先进的宽带拓扑电路和功率合成技术相结合的宽频带和高功率放大器.详细介绍了微波高端和毫米波段的高效率、宽频带和高功率放大器,多功能电路和多功能集成的GaN MMIC.最后阐述了由于GaN HEMT的功率密度是其他半导体器件的数倍,其先进热管理的创新研究也成为热点.     

HDP介质淀积引起的新天线效应及损伤机理

超大规模集成电路设计和制造过程中,基于栅氧化层击穿的天线效应已得到广泛研究.从一个数模转换电路的漏电失效案例分析着手,利用电性分析、物理失效分析、工艺排查结合电路设计分析等手段,研究了一种与栅氧化层无关的天线效应.结果发现这种新的天线效应发生在高密度等离子体淀积介质层的工艺过程中,相邻金属互连长导线因不同的接地方式而具有不同的电势差,造成金属互连导线间的击穿和漏电.同时给出了该种天线效应的解决方案,该结果为半导体工艺设计规则制定提供了新的参考.     

数模混合高速集成电路封装基板协同设计与验证

介绍了数模混合高速集成电路(IC)封装的特性以及该类封装协同设计的一般分析方法.合理有效的基板设计是实现可靠封装的重要保障,基于物理互连设计与电设计协同开展的思路,采用Cadence APD工具以及三维电磁场仿真工具实现了特定数模混合高速集成电路(一款探测器读出电路)的封装设计与仿真论证,芯片封装后组装测试,探测器系统性能良好,封装设计达到预期目标.封装电仿真主要包含:封装信号传输通道S参数提取、电源/地网络评估,探测器读出芯片封装体互连通道设计能满足信号带宽为350 MHz(或者信号上升时间大于1 ns)的高速信号的传输.封装基板布线设计与基板电设计协同分析是提高数模混合高速集成电路封装设计效率的有效途径.     

基于PLC的自动切筋分离系统设计

随着集成电路封装产业的高速发展,切筋工艺在其封装生产中的地位也不断上升,然而传统的手动切筋作业方式严重阻碍了IC封装生产效率的发展。目前,PLC技术在工控领域得到广泛应用,软件设计方法已逐步完善,适合运用于自动切筋分离系统的设计开发中。该课题中涉及的MCM-3D封装工艺,运用低弧度立体键合技术、集成电路智能塑封系统、自动切筋分离系统等多项研发成果。开发了PLC自动控制系统,设计了切筋模具定位结构、切筋刀具和自动推料装置等,利用光纤传感器,结合PLC定位电路和PLC反馈控制系统,实现了切筋工艺的自动化,提高了切筋工序的生产效率,降低了故障率和安全风险,控制了人工和设备成本。     

片上电磁干扰感应阵列的设计与FPGA验证

测量EMI在片上电源分配网络中的二维分布,对研究集成电路的电磁抗扰性非常重要,能用于验证电磁抗扰模型的正确性。提出的片上电磁干扰感应阵列(OCEMISA)是一种测量EMI在电源分配网络上二维分布的测量方法。OCEMISA包含数个感应单元,在电源分配网络上产生开关噪声作为反馈信号,其频率各不相等,且只受局部电源电压的影响。用频谱分析仪经由电源引脚探测反馈信号,观察其特征频率随EMI的变化,计算感应单元所在位置EMI的电压分量,并采用FPGA验证OCEMISA的基本功能。     

第一次征稿通知第11届国际专用集成电路会议

2015年11月3日-6日,中国成都望江宾馆主办单位:国际电机与电子工程师协会北京分会(IEEE Beijing Section)协办单位:复旦大学支持单位:中国电子科技大学,IEEE SSCS上海分支会IET上海分会,IEEE EDS上海分支会中国电子学会(CIE)第十一届IEEE国际专用集成电路会议(ASICON 2015)将于2015年11月3日-6日在中国成都举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师,     

面向三维集成电路版图设计的EDA插件研究

三维集成是未来微电子系统的发展方向。但是,现阶段的EDA软件如Cadence等却没有覆盖整个三维集成电路版图设计流程。为了更好的满足工程师在三维集成电路设计中的需要,本文基于SKILL语言,对业界主流版图设计工具Cadence Virtuoso进行二次开发,开发出能辅助三维集成电路设计的EDA插件。该EDA插件主要包括三种功能：自动对齐,自动打孔和三维可视化技术。最终,本文在三维集成电路的背景下设计两个并联的反相器。实验表明,该EDA插件能够满足三维集成电路设计的需求,简化了三维集成电路版图设计的过程,具有很好的易用性。     

8位高速低功耗流水线型ADC的设计技术研究

采用7级子ADC流水线结构设计了一个8位80MS/s的低功耗模数转换电路。为减小整个ADC的芯片面积和功耗,改善其谐波失真和噪声特性,重点考虑了第一级子ADC中MDAC的设计,将整个ADC的采样保持电路集成在第一级子ADC的MDAC中,并且采用逐级缩放技术设计7级子ADC的电路结构,在版图设计中考虑每一级子ADC中的电容及放大器的对称性。采用0.18μm CMOS工艺,该ADC的信噪比（SNR）为53dB,有效位数（ENOB）为7.98位,该ADC的芯片面积只有0.56mm2,典型的功耗电流仅为22mA。整个ADC性能达到设计要求。     

12位逐次逼近模数转换器关键设计技术研究

采用逐次逼近方式设计了一个12位的超低功耗模数转换电路。为减小整个ADC的芯片面积、功耗和误差,提高有效位数,对整个ADC的采样保持电路结构进行了精确的设计,重点考虑了其中的高精度比较器电路结构;对以上两个模块的版图设计进行了精细的布局。采用0.18μmCMOS工艺,该ADC的信噪比（SNR）为72dB,有效位数（ENOB）为11.7位,该ADC的芯片面积只有0.36mm2,典型的功耗仅为40μW,微分非线性误差DNL小到0.6LSB、积分非线性误差INL只有0.63LSB。整个ADC性能达到设计要求。     

Ka 波段宽带单边带调制器集成电路的设计

基于相移法实现SSB(单边带)调制器理论,设计制造了一种Ka 波段宽带SSB 调制器集成电路。对相移法产生单边带调制信号的原理进行了分析,利用无源电路的3D 电磁仿真分析和ADS 整体电路非线性仿真相结合的方法对调制器进行了优化。设计制造的90°相移电桥网络和同相合成器满足了产生Ka 波段SSB 信号的幅相要求,同时给出了测试结果。调制器在30 ~36GHz 频带内插入损耗臆14dB;载波和对称边带抑制逸15dB;其它边带抑制逸13dB;输入1dB 压缩功率38dBm;外形尺寸18mm×6mm。这种相移法单边带调制器不需要带通滤波器,具有电路简单,载波抑制比高,对相位误差要求不高的优点。