排序方式: 共有72条查询结果,搜索用时 0 毫秒
1.
采用7级子ADC流水线结构设计了一个8位80MS/s的低功耗模数转换电路。为减小整个ADC的芯片面积和功耗,改善其谐波失真和噪声特性,重点考虑了第一级子ADC中MDAC的设计,将整个ADC的采样保持电路集成在第一级子ADC的MDAC中,并且采用逐级缩放技术设计7级子ADC的电路结构,在版图设计中考虑每一级子ADC中的电容及放大器的对称性。采用0.18μm CMOS工艺,该ADC的信噪比(SNR)为53dB,有效位数(ENOB)为7.98位,该ADC的芯片面积只有0.56mm2,典型的功耗电流仅为22mA。整个ADC性能达到设计要求。 相似文献
2.
采用逐次逼近方式设计了一个12位的超低功耗模数转换电路。为减小整个ADC的芯片面积、功耗和误差,提高有效位数,对整个ADC的采样保持电路结构进行了精确的设计,重点考虑了其中的高精度比较器电路结构;对以上两个模块的版图设计进行了精细的布局。采用0.18μmCMOS工艺,该ADC的信噪比(SNR)为72dB,有效位数(ENOB)为11.7位,该ADC的芯片面积只有0.36mm2,典型的功耗仅为40μW,微分非线性误差DNL小到0.6LSB、积分非线性误差INL只有0.63LSB。整个ADC性能达到设计要求。 相似文献
3.
目前在国内,0.9μm工艺应该算是比较先进的工艺,而Top-Down设计技术即用VHDL硬件描述语言对A SIC行为作描述,然后利用综合工具和我们所引进的0.9μm高速CMOS标准单元库得到门级网表,完成仿真之后作自动布局布线得到版图,目前也应该说是较高层次的设计方法.采用以上设计方法,在"908"工程所引进的一整套正向设计流程的基础上开发了用于传真机上汉字显示及控制用的三块芯片,最大的规模在220000个元件以上,在0.9μm工艺线上投片后,在性能及成品率方面都取得了很好的效果.另外还与用户合作开发了一块频率较高、规模也很大(不含存储器,随机逻辑为60000门)的数据处理芯片. 相似文献
4.
0.9μmASIC正向设计中的总体仿真及测试矢量产生 总被引:1,自引:1,他引:0
给出了在以VHDL为硬件描述语言的 0 9μmCMOS标准单元正向设计中 ,在存在用户定制单元及ROM宏单元情况下的总体仿真方法 ,讨论了测试矢量的产生及验证。 相似文献
5.
6.
7.
8.
给出了两种可测性设计方法,详细介绍了基于4位嵌入式MCU的计算器电路的可测性设计,包括ROM内容测试和模块划分,通过这些设计,大大提高了电路的可控制性和可观察性。 相似文献
9.
本文介绍了一种基于嵌入式专用MCU的计算器电路,重点介绍了该类型电路的结构及指令系统,并给出了一个实际运算的程序流程。 相似文献
10.
文章介绍了EEPROM电路的规格及其中最重要的两个模块设计,即单元结构的设计、电荷泵电路的设计;列出了单元结构电路的编程电压;分析了振荡器及高压产生电路的整体结构,具体介绍了电荷泵主体结构、四相时钟产生电路以及高压稳压等子模块的功能特点;对高压产生电路进行了整体仿真,并给出了仿真结果.基于上述结构,为EEPROM电路的设计提供一些设计参考. 相似文献