3G移动通信中脉冲成形FIR滤波器的ASIC实现结构

数字滤波器是语音与图像处理和模式识别等应用中的一种基本数字信号处理部件。本文提出了一种3G移动通信脉冲成形FIR滤波器的定向系统芯片实现结构：基于分布式运算(DA,即Distributed Arithmetic)结构的查表法。使用了Alter公司的FPGA芯片-EP1KSOQC208-3,阶数和位数以及滤波器特性均可方便改变。     

现场总线通信控制专用芯片FF-H1研究与开发

本文介绍了FF-H1现场总线通信控制器专用芯片的系统体系结构、工作原理和设计实现.该芯片实现了IEC11582-2/ISA-S50.02物理层和IEC数据链路层底层协议规范,采用0.35微米CMOS工艺设计.下一步将在目前设计的基础上开发基于ARM AMBA总线体系结构的现场总线通信与控制系统芯片的通信控制器IP固核.     

三角矩阵求逆的ASIC实现研究

通过分析上三角矩阵的求逆算法，提出了一种适合ASIC实现的心动阵列结构，并用VHDL语言对其进行描述，最后通过Synopsys的Design Compile和Cadence的NC—Sim对其做综合后仿真验证了其正确性。仿真结果表明这种并行结构能够正确计算出上三角矩阵的逆矩阵。     

一种基于噪声的真随机数发生器的ASIC设计与实现

提出了一种应用于密码系统的硬件随机数发生器的ASIC实现,即通过振荡采样把相位噪声转变为随机数.为了使输出平稳,在输出级设计了异或链和伪随机网络.理论研究和仿真测试证明,该方案能生成分布均匀、彼此独立的随机信号.经制版流片后,芯片在1 MHz时钟下输出满足随机性测试的串行随机数.     

基于ATtiny12的专用存储芯片的设计与实现

ASIC芯片全定制费用高、风险大、周期长，因此在全定制之前一般先用FPGA或CPLD等可编程逻辑器件做功能验证。但在一些空间极为有限、成本极低的应用场合，采用FPGA或者CPLD显然不是最佳的解决方案。而利用体积小、性能强、成本低的单片机实现芯片全定制将是一个不错的选择。按此设想，文章给出了一种基于微处理器的科学、经济、快速的ASIC芯片功能验证方案，并成功设计出用于某通信设备中的专用加密芯片。     

XD3301过温保护模块的设计

主要介绍了降压型(Buck)DC/DC专用集成电路XD3301的基本功能和特点,并给XD3301设计了一种CMOS工艺的高精度过温保护电路,通过芯片结温和三极管的阈值进行比较,当芯片结温高于三极管的阈值时,关断开关管;而当芯片结温低于三极管的阈值时,打开开关管,芯片正常工作。给出了过温保护模块具体的电路设计原理、计算方法,并用HSpice软件对结果进行了仿真验证。     

视频解码器中插值与加权预测的硬件实现

设计了支持H.264/JVT/AVC标准和AVS标准的插值与加权预测的硬件结构。整个设计在其所属的视频解码器中是以宏块为单位处理的,内部则以可变块为单位处理。为了提高插值的速度,双向预测并行处理,在插值模块的内部则做6级流水(H.264)或8级流水(AVS)。加权预测同样也做了4级流水。整个设计在Modelsim下的仿真结果正确,用XST在VIRTEXⅡ4000,-6上综合频率为98 MHz,所用SLICE约为10 000,预期整个解码器设计能支持1080i@30fps的高清实时解码。     

ASIC综合后的静态验证方法的研究

介绍了基于深亚微米CMOS工艺ASIC电路设计流程中的静态验证方法。将这种验证方法与以往的劝态验证方法进行了比较，结果表明，前者比后者更加高效和准确。由此可以说明，静态验证完全可以取代劝态验证，并且静态验证比动态验证更加适合超大规模集成电路的发展趋势。     

8VSB芯片的层次式设计方法

提出了深亚微米下系统级芯片层次式版图设计的方法，并用该方法设计了HDTV信道解码芯片8VSB的版图。实例设计结果表明，该方法在节约面积、加速时序收敛方面效果明显，大大缩短了芯片设计周期。     

智能卡水表及其专用集成电路的设计与实现

本文介绍了一种新型智能卡水表。它较好地解决了普通IC卡表易受攻击和可靠性低的缺点。该表内部采用两块具有自主知识产权的专用集成电路LC47127和LC47128。还介绍了这种新型电表的性能特点与功能结构以及应用原理和方法。表明这是一种适合我国国情的替代传统水表的优选方案。