SOC设计验证讲述

本文论述了SOC正确性验证所使用的模拟，形式验证技术和静态验证技术等，并讨论了在设计过程中系统级、模块级、门级和物理级各个层次中的验证方法。     

如何成功地完成ASIC原型验证

有很多原因使我们在芯片TAPOUT之前做原型验证，最终的目的都是尽可能高性价比的使芯片尽快推向市场。原型验证可以使我们找出其它的验证方法找不出的错误。基于原型的速度接近于现实速度，原型验证可以使我们尽早地来测试应用软件。如今随着大容量的FPGA的出现，建立一个高性价比的原型验证系统要比其他的方法更加便宜和快速。     

SoC静态时序分析中时序约束策略的研究及实例

文章简要描述了静态时序分析的原理，并在一款音频处理SoC芯片的验证过程中，详细介绍了针对时钟定义、多时钟域、端口信号等关键问题的时序约束策略。实践结果表明，静态时序分析很好地满足了该芯片的验证要求．而且比传统的动态验证效率更高。     

片上系统验证研究

在数字IC设计中，通常情况下，一般功能芯片验证只涉及到单方面的验证，比如功能仿真、静态时序分析(STA)等。片上系统(SOC)的验证，则是结合了各种验证，而且需要不同于一般功能芯片验证的验证方法，比如软硬件协同验证、FPGA验证、基于IP的验证，等等。文章对这三种验证方法进行了详细的论述。     

面向CPU芯片的验证技术研究

CPU芯片规模大、复杂度高,在芯片设计的不同阶段进行多层次的验证,保证芯片的正确性非常关键。文章探讨了模拟验证、FPGA仿真、形式验证和静态时序分析等验证方法,提出了一种多级验证体系方法,实现CPU芯片的多层次验证,并成功地验证了自行设计的微处理器的正确性和兼容性。     

一种基于维修资源水平的维修性验证方法研究

首先介绍分析了传统维修性验证方法,指出了其存在的不足,针对传统验证方法的不足,从维修资源水平的角度,通过充分考虑不同资源水平对维修性的影响,对传统维修性验证方法进行修正,并且验证了修正的必要性,采取该方法可以使设备维修性验证结果更加科学合理,同时使维修性验证工作在工程实践中具有更好的可操作性。     

基于属性的形式验证技术及应用

为了提高产品的验证覆盖率和首次流片成功率,越来越多的验证技术和衡量标准被采纳。传统的仿真验证技术很难达到验证的快速收敛,而静态验证技术采用数学穷举的方法,利用断言对cornerco．se进行快速验证,有效避免了一些设计缺陷。Mentor公司的QuestaFormal工具可以对代码进行常规的功能检查,并可用Formal引擎证明设计代码及其断言的一致性,可极大地提高复杂设计的验证效率和鲁棒性。     

基于层次化验证平台的存储器控制器功能验证

文中描述了一种基于层次化的验证平台存储器控制器功能验证方法.根据VMM(Verification Methodokgy Manual)验证方法学构建的一个层次性的验证平台,它易于维护并且具有很好的灵活性和可重用性.文中中的覆盖率模型是采用分类树方法构建.采用分类树方法不仅易于提取完整的被测功能点,而且可以使从规范到Sys-temVerilog语言描述的转换变得更加容易,从而大大提高了验证的效率和缩短了验证时间.该方法也同样适合于片上系统(SoC)的验证.     

IGBT模型参数辨识及其有效性验证

由于导通及开关损耗小以及易于使用等优点，IGBT在电力电子系统中得到越来越广泛的应用。在设计电路之前，需要精确的器件模型及模型参数对电路进行仿真。本文提出一种基于实验测量、仿真及优化算法的IGBT模型参数辨识方法。以BUP302为例，给出了静态参数及动态参数的结果。在参数辨识的基础上，文中还提出了模型参数有效性验证的方法，最后给出了有效性验证结果。     

一种面向系统芯片的FPGA协同验证方法

利用多片FPGA对SOC系统进行功能验证时，原始的系统分割策略常常导致欠优化的结果，有时甚至会付出重新设计的高昂代价。文章在静态时序分析的基础上，提出了一种利用关键路径时延信息提高FPGA分割效率的方法。分割结果表明，该方法能显著改善功能验证效率，明显提高逻辑控制块和I／O的利用率。文中同时讨论了该协同验证策略在处理信号完整性与RTL设计脱节时所具有的优势。     

A static verification approach for architectural integration of mixed-signal integrated circuits

In this paper we present a static method for verifying the proper integration of analog and mixed-signal macroblocks into an integrated circuit. We consider the problem in a setting where there is no golden reference for verifying the validity of the interconnections between the blocks. The proposed verification methodology relies on an abstract modeling of the functional behavior of the blocks and a set of consistency criteria defined over the composition of these abstract models. A new formalism called mode sequence chart (MSeqC) has been presented for capturing the behavior of the blocks at a level of abstraction that is suitable for interconnection verification. We present rules to compose the MSeqCs of each block in an integrated design and present three criteria that indicate possible interconnection faults. We present a tool called AMS-IV (AMS-interconnection verification) that takes the design netlist as input, the MSeqC model of each design block as reference, and tests the three criteria.     

Timing verification of dynamic circuits

A complete set of rules is presented for timing verification of domino-style dynamic circuits. These rules include identification of dynamic nodes, generation of accurate timing constraints based on the operating environment of the gate and verification as an enhanced part of a complete timing verification process. This methodology has been implemented in a new static timing verifier and used to verify microprocessor circuits     

结合断言与覆盖率为导向的验证方法

伴随着半导体工艺的不断发展,可以将更多的功能集成到单系统芯片上.这对传统的验证方法和验证途径提出了种种挑战.以覆盖率为导向的验证方法中,覆盖率模型是在外部通过DUT执行的功能来统计覆盖率,很难侦测到DUT内部的工作状态,存在对功能"遗漏点"的侦测.基于断言的验证方法可以将断言加入到DUT内部,通过断言覆盖加强覆盖率检测.阐述了将断言和覆盖率为导向相结合的验证方法,并用此种方法对USB2.0系统进行了验证.讨论了如何将两种验证方法有效地结合,并且通过比较覆盖率为导向的验证方法与结合断言与覆盖率为导向的验证方法的结果,说明结合断言与覆盖率为导向的验证方法提高了验证过程中的观测性,减少了验证周期.     

TFT-LCD驱动控制电路芯片研究

研制成功一款彩屏手机用262144色132RGB×176-dot分辨率TFT-LCD单片集成驱动控制电路芯片,提出了基于低/中/高混合电压工艺、数模混合信号VLSI显示驱动芯片的设计及其验证方法,开发了SRAM访问时序冲突解决电路、二级输出驱动电路和动态负载补偿输出缓冲电路等新型电路结构,有效减小了电路的功耗和面积,抑制了回馈电压的影响,提高了液晶显示画面质量。采用0.25μm混合电压CMOS工艺实现的工程样片一次性流片成功,整个芯片的静态功耗约为5mW,输出灰度电压的安定时间小于30μs,芯片性能指标均达到设计要求。     

TSLV：基于时间切片的车载网络位置验证方法(英文)

Position-spoofing-based attacks seriously threaten the security of Vehicular Ad Hoc Network(VANET).An effective solution to detect position spoofing is location verification.However,since vehicles move fast and the topology changes quickly in VANET,the static location verification method in Wireless Sensor Network(WSN) is not suitable for VANET.Taking into account the dynamic changing topology of VANET and collusion,we propose a Time-Slice-based Location Verification scheme,named TSLV,to resist position spo...     

基于EraSoC的模块级验证平台的设计

随着SoC规模的日益扩大,功能验证也日趋复杂,在模块级验证中尽早地找出设计中的逻辑错误,能大大节省时间和人力的开销。针对EraSoC芯片,搭建了一个模块级功能验证平台,采用事务级的验证策略,并综合运用了约束随机,断言和覆盖率驱动等多种验证方法。以CAN控制器的验证为例介绍了该平台的具体设计和使用。该验证平台极大地提高了验证效率和重用性,在EraSoC的验证中发挥了重要作用。平台的结构和方法具有通用性,可以为其他类似系统的验证提供借鉴。     

面向系统芯片的验证策略

随着集成电路的设计规模不断增大，芯片的验证工作变得越来越重要。文章首先回顾了一些常用的验证技术，然后分别讨论了SOC设计中所要进行的模块单独验证、芯片的全功能验证以及系统的软、硬件协同验证。     

构造特定应用领域芯片验证环境的方法讨论

由于IC设计复杂度日益增加，用于IC设计功能验证的时间占到整个设计周期的60％—70％。我们认为针对某个领域的产品，开发可配置的验证环境是验证领域的一个方向，本文重点讨论开发特定应用领域芯片的验证环境方法，并介绍了根据该方法，我们开发的一个面向SDH领域系列芯片的验证环境。