亚微米门阵列ASIC中地弹噪声降低技术

由封装电感引起的地弹效应对亚微米门阵列ASIC电路的影响，对门阵列母片的结构和应用情况进行了分析，在逻辑设计、库单元设计、库单元结构、门阵列结构等方面提出了多种改进方法来抑制地弹噪声，并将这些改时方法应用在乘法器电路的改版设计中．取得了非常好的效果     

全数字SPWM信号产生芯片的设计及变频调速应用

针对电力电子领域的需求，设计了新型全数字三相SPWM信号产生芯片。该芯片采用了改进的直接数字频率合成DDS（Direct Digital Frequency Synthesis）算法，以保证芯片的高性能，其输出SPWM信号频率的控制精度为65536级，达到设计要求。为了验证芯片的实用性能，以该芯片为基础设计了变频调速系统的硬件和软件。实验结果表明该系统具有成本低、信号精度高、MCU效率高的特点，系统性能达到应用要求。     

基于IC设计的验证技术

验证是Soc设计最重要的阶段.在将设计交付给生产厂家之前,要想能够找出体系结构上、功能上或者物理实现上的错误只是通过验证.对于众多团队设计而言,验证占到了设计流程的50%至80%.本文主要介绍了功能仿真、静态时序仿真、形式仿真等相关验证技术.     

嵌入式超长指令语音压缩处理器的VLSI实现

介绍了一款语音压缩专用处理器的设计思路，使用嵌入式FLASH超长指令字系统有效的提高了芯片的处理能力，同时将增强型算术逻辑单元、乘法器、乘累加器结合在一起，在改进的哈佛体系结构上实现了微控制器与DSP的单核设计。使用存储器操作指示寄存器、分层寄存器组，能够简化子程序调用方式。该微处理器采用0．25μm CMOS工艺实现，芯片面积为25mm^2。仿真结果表明，在20MHz工作频率下，芯片处理能力与50MIPS的通用DSP相当，同时能够保持原有编码质量。该处理器能够实现多种类型的语音压缩算法，可以达到对语音算法的高保密性、低复杂度、易开发性。     

VLSI设计中一种新型的功能验证方法

本文在研究了传统的VLSI设计中采用的功能验证方法后,分析了各种方法的特点和不足之处。提出了一种新型的适合于大规模集成电路功能验证的新方法,详细介绍了这种功能验证方法的度量进度机制和验证完备性判断依据,并给出了这种新方法的操作流程和关键点。     

一种基于单CPU单ASIC结构的软硬件划分算法

软硬件划分是软硬件协同设计中的关键问题之一。本文针对单CPU单ASIC结构嵌入式系统，提出了一种基于数据流图的划分算法。实验结果表明，该算法可以有效地解决软硬件划分问题，效率较高，对固定时间约束下硬件面积最小划分问题具有一定的实际意义。     

Bluetooth ASIC接口技术

介绍Bluetoooth ASIC芯片开发情况以及由两芯片组（或单芯片组）构成Bluetooth模块的方法，并通过Bluetooth模块与主机设备之间的HCI接口设计，来形成Bluetooth设备。     

差动变压器式传感器信号调理电路

根据差动变压器式传感器基本特性和AD598的工作原理，给出了差动变压器式传感器信号调理电路的方案。从而大大简化差动变压器变进电路的结构，实现对热零点漂移和非线性误差修正，大幅度减小测量误差。     

电子设计集成平台在半导体设计中的应用

针对日益复杂的半导体芯片设计工作,日益高涨的EDA工具集成化要求,提出电子设计集成平台EDIP(Elec-tronicDesignIntegratedPlatform)的思想以实现半导体设计的自动化,并指出了EDA集成的必要性。描述集成平台的基本特征,将其用于ASIC设计,详细考察现有典型EDA工具的集成特性和对EDIP的借鉴作用,最后讨论了电子设计集成平台存在的问题与未来可能的发展方向。     

可伸缩双域Montgomery乘法器的优化设计与实现

模乘运算是公钥密码算法中的关键运算,本文基于全字运算的Montgomery模乘算法,设计了具有可伸缩硬件结构的模乘器。该模乘器可以基于固定的数据路径宽度对任意长度的数据进行运算,并且能够支持两个有限域上的运算。最后用Verilog硬件描述语言对该乘法器的硬件结构进行代码设计,并用Synopsys公司的Design Complier在Artisan SIMC 0.18μm typical工艺库下综合。实验结果表明,相对于其他模乘器设计,本文设计具有较高的时钟频率,并且由于大大减少了运算所需的时钟周期数,模乘运算速度较快。