一种新的CMOS电路最大功耗估计方法

过大的峰值功耗会使芯片承受过大的瞬间电流冲击,降低芯片的可靠性及性能,因此有效地对电路最大功耗作出精确的估计非常重要,为了在尽可能短的时间内对VLSI电路的最大功耗下限作出较为可信的估计,给出了一种新的CMOS电路最大功耗估计方法,ISCAS85电路集的实验结果表明这种估计方法不仅对于无时间延迟功耗计算模型,而且对于有时间延迟功耗计算模型,都具有最大功耗估计值较准确和耗时短的优点。     

通路时延测试综述

本文对目前通路时延测试领域的主要研究成果进行了综述，阐述了主要的通路时延可测试性及相应的单通路时延故障的分类，并介绍了三种精简通路集的通路时延测试方法。     

网络流量的半马尔可夫模型

引入半马尔可夫模型描述网络流量特性,通过忙阈值和闲阈值的设定将网络流量划分为四种状态:忙、空闲、上升和下降,研究各状态下的网络流量特性及各状态间的相互转换关系.通过网络协议性能分析,在一定的假设条件下推出IP网络流量在处于忙状态时服从几何布朗运动,在空闲状态下服从正态分布,在上升状态或下降状态下服从指数分布.对广域网和局域网的实际流量数据的分析和检验表明,95%的数据均服从相应状态下的上述随机分布,同时根据此模型计算的系统平均利用率与实际统计结果之间的相对误差小于5%,说明引入的模型能真实反映网络流量特性.     

我所理解的“软件定义的网络”

<正>因特网运行了几十年,获得了大发展,如今已面临许多问题。所以,下一代互联网,大家都关心。前几年,以内容为中心的网络曾经风行过,方案很多。最近,看见国内许多权威人士在各种场合大谈SDN,介绍SDN,看来在国际上已有一定影响,已经得到产业界的高度重视[1,2]。但是,看了国内的一些介绍,总是不甚了了,都是比较宏观,比较笼统抽象,看不出来与现在的因特网有什么不同。介绍一个新东西,有两种方法。一种     

可编程序逻辑阵列的故障模型

人们在考虑可编程序逻辑阵列(以下简称PLA)的测试及自校验的设计时,必须分别考虑固定型故障、交叉点故障、短路故障等几种故障模型。本文给出一个统一的故障模型,并指出,只要考虑单一和多重交叉点故障就自然包括考虑了固定型单故障及除输出线短路之外的短路单故障,最后,对于该故障模型所作的若干假定的合理性与必要性进行了讨论。     

一种保留进位阵列乘法器的分析

复杂的VLSI电路的分析,对设计验证、故障诊断与测试都至关重要.对于一个用某种连结性语言描述的几千个门以上的电路,除了用CAD工具去处理之外,人们对它无法理解,没有直观的印象.电路图很难画,画出来也很难读懂.因此,与自顶向下的设计相反,研究自下而上的分析方法很有必要.本文介绍一种电路的结构分析方法.基于此方法,我们分析出国际通用的ISCAS十个电路实例中的C6288是一种保留进位阵列乘法器.因而对C6288的功能、结构都搞得一清二楚.     

网络容错与安全研究述评

在当今的研究开发、设计、制造和建设中，“网络”、“容错”和“安全”是三个不同的领域，但是它们相互交叉，密不可分，三个领域的研究工作者需要协同合作，才能达到用户对安全可靠的实用要求，该文用若干具体技术问题说明这种交叉和融合，这一趋势从国际研究与发展中看得越来越清楚，需要引起国内专家和管理部门的重视。     

N为偶数的并发差错可定位N-模冗余结构

N－模冗余结构是一种广泛应用的容错结构，其有效性是建立在它所包含的故障模型块数不超过[（N－1）／2]的假设之上的，而破坏该假设的可能途径有故障累积和同时故障，防止故障模块累积的方法之一是使冗余系统具有故障定位能力，然后及时地将故障模块予隔离和替换。传统的静态和动态硬件冗余结构或都不具有故障定位能力，中者不提供显式的故障定位信息，并且对附电路本身的故障是无法处理的，为此，针对静态硬件冗余结构，作者等人曾提出了N为奇数情况下的差错定位解决方案，而该文则提出了N为偶数情况下的相应解决方案。     

基于布尔过程的组合电路波形模拟

工作频率高和定时严格是现代集成电路的特点,它们要求数字系统模拟器不但可以模拟电路的逻辑行为,而且可以精确地模拟电路的定时特性。文中提出了一个基于布尔过程的波形模拟途径,并介绍了它的理论基础、主要算法思想、所采用的技术、SPICE验证以及实验结果。     

基于Spin的UML状态图模型检查的设计与实现

UML已经是软件建模方面的标准语言,UML Statechart描述了系统在其生命周期中的动态行为。随着系统规模的扩大和复杂度的提高,Statechart往往包含设计者所未预料到的隐患,通过模型检查来对Statechart进行穷举检验就成为一个重要课题,首先给出了含层次、并发Statechart的语义;随后提出了对Statechart进行模型检查的一种新方法,并且已经编写软件SC2Spin实现此方法,该方法使用了提出的Statechart山脉算法和迁移提取法,可以将一个Statechart自动转化为Spin的输入语言Promela,从而验证Statechart的死锁、活锁等错误和时序逻辑公式。