LC振荡器的设计要点

主要介绍了LC振荡器的设计要点.从LC振荡器的模型出发,研究了VCO的电路结构、谐振回路对于输出幅度的影响、VCO的噪声源、VCO的相位噪声以及谐振回路的Q值对于VCO的影响.给出了LC振荡器的设计要点及设计中需要考虑的约束条件.     

LC振荡器的设计要点

主要介绍了LC振荡器的设计要点. 从LC振荡器的模型出发，研究了VCO的电路结构、谐振回路对于输出幅度的影响、VCO的噪声源、VCO的相位噪声以及谐振回路的Q值对于VCO的影响. 给出了LC振荡器的设计要点及设计中需要考虑的约束条件.     

LC振荡器的设计要点

主要介绍了LC振荡器的设计要点.从LC振荡器的模型出发,研究了VCO的电路结构、谐振回路对于输出幅度的影响、VCO的噪声源、VCO的相位噪声以及谐振回路的Q值对于VCO的影响.给出了LC振荡器的设计要点及设计中需要考虑的约束条件.     

一种双带宽UHF主从耦合式LC VCO

为了满足无线通信系统应用需要,设计了一种主从耦合式LC压控振荡器(VCO).基于0.18 μm CMOS标准工艺,由一个5 GHz主VCO和两个起分频作用的从VCO组成,其中主VCO选用PMOS考毕兹差分振荡结构,在两个互补交叉耦合的从VCO的输出端之间设置有注入式NMOS器件以达到分频的目的.仿真及硬件电路实验结果表明,在1.8 V低电源电压下,5 GHz主VCO的调谐范围为4.68～5.76 GHz,2.5 GHz从VCO的调谐范围为2.32～2.84 GHz;在1 MHz的偏频下,5 GHz主VCO的相位噪声为118.2 dBc/Hz,2.5 GHz从VCO的相位噪声为124.4 dBc/Hz.另外,主从VCO的功耗分别为6.8 mW和7.9 mW,因此特别适用于低功耗、超高频短距离无线通信系统中.     

基于CPLD的近距离VCO跳频同步方案设计

通过对VCO工作性能及控制电路的分析,对距离在一百米左右的两个或多个VCO系统设计了有线传输的跳频同步方案.利用CPLD对VCO数字控制信号的并行采集、串行传输、串行接收和并行输出来控制多个VCO输出工作频率的同步.实践证明该方案简单可行、成本低、同步时间快和抗干扰性能强,已成功应用在雷达信号检测模拟器及雷达诱饵的设计中.     

一种2.2～5.5G宽带低相位噪声LC VCO设计

论文基于BiCMOS工艺,采用了8个LC VCO并列的工作模式实现了2.2～5.5 GHz的带宽范围的LC VCO,每个LC VCO可以进行单独的调节.在LC VOC的核心电路中采用电阻代替电流镜方式以及在输出处增加了两个三极管限幅,以得到较低的相位噪声.在各个LC VCO的中心频率处其相位噪声优于-96 dBc@100 kHz.当电源电压为5 V时,各个LC VCO的工作电流为3.2 mA～4.2 mA.     

紧凑型Ka波段PHEMT微波单片集成VCO

设计并流片制作了基于GaAs PHEMT工艺的Ka波段微波单片集成压控振荡器(MMIC VCO).该VCO具有紧凑、宽电调谐带宽及高输出功率的特点.提出了缩小芯片面积及增大调谐带宽的方法,同时还给出了设计MMIC VCO的基本步骤.该方法设计并流片制做的MMIC VCO的测量结果为:振荡频率为36±1.2GHz,输出功率为10士1dBm,芯片面积为1.3mm×1.0mm.     

基于SiGe BiCMOS技术的低功耗23G VCO

A 23 GHz voltage controlled oscillator(VCO) with very low power consumption is presented.This paper presents the design and measurement of an integrated millimeter wave VCO.This VCO employs an on-chip inductor and MOS varactor to form a high Q resonator.The VCO RFIC was implemented in a 0.18μm 120 GHz f_t SiGe hetero-junction bipolar transistor(HBT) BiCMOS technology.The VCO oscillation frequency is around 23 GHz,targeting at the ultra wideband(UWB) and short range radar applications.The core of the VCO circuit consumes 1 mA current from a 2.5 V power supply and the VCO phase noise was measured at around -94 dBc/Hz at a 1 MHz frequency offset.The FOM of the VCO is -177 dBc/Hz.     

低功耗自适应跨导-电容带通滤波器电路实现

采用单层多晶硅3.3V,0.35μm CMOS数字工艺,实现了用于蓝牙系统的自适应带通滤波器,其中心频率为2MHz,带宽为1.2MHz,功耗为12mW.并对滤波器PLL自适应电路中压控振荡器(VCO)的谐振条件进行了研究,分析了VCO中运放寄生参数对谐振频率的影响.同时,用一种简单的跨导运放结构作为VCO中的负阻抗,解决了VCO振荡幅度限幅问题.     

An Ultra Wideband VHF CMOS LC VCO

实现了一个宽频带VHF频段CMOS VCO.其最大的改进在于将振荡器中交叉耦合MOS管分为并联可开关的若干段.这样使其特性可以在较大范围内补偿VCO调频过程中状态的变化.该VCO使用标准0.18μmCMOS工艺制作,核心版图面积约为550μm×700μm.测试结果表明:该VCO频率覆盖范围为31～111MHz;功耗为0.3～6.9mW;在100kHz频偏处相位噪声约-110dBc/Hz.     

低功耗自适应跨导—电容带通滤波器电路实现

采用单层多晶硅 3.3V,0 .35μm CMOS数字工艺 ,实现了用于蓝牙系统的自适应带通滤波器 ,其中心频率为2 MHz,带宽为 1.2 MHz,功耗为 12 m W.并对滤波器 PL L自适应电路中压控振荡器 (VCO)的谐振条件进行了研究 ,分析了 VCO中运放寄生参数对谐振频率的影响 .同时 ,用一种简单的跨导运放结构作为 VCO中的负阻抗 ,解决了VCO振荡幅度限幅问题 .     

超宽频带VHF频段CMOS LC VCO

实现了一个宽频带VHF频段CMOS VCO.其最大的改进在于将振荡器中交叉耦合MOS管分为并联可开关的若干段.这样使其特性可以在较大范围内补偿VCO调频过程中状态的变化.该VCO使用标准0.18μmCMOS工艺制作,核心版图面积约为550μm×700μm.测试结果表明:该VCO频率覆盖范围为31～111MHz;功耗为0.3～6.9mW;在100kHz频偏处相位噪声约-110dBc/Hz.     

低功耗自适应跨导-电容带通滤波器电路实现

采用单层多晶硅3.3V,0 .35μm CMOS数字工艺,实现了用于蓝牙系统的自适应带通滤波器,其中心频率为2 MHz,带宽为1.2 MHz,功耗为12 m W.并对滤波器PL L自适应电路中压控振荡器(VCO)的谐振条件进行了研究,分析了VCO中运放寄生参数对谐振频率的影响.同时,用一种简单的跨导运放结构作为VCO中的负阻抗,解决了VCO振荡幅度限幅问题.     

LC VCO相位噪声解析模型的分析

在无线射频接收机中,压控振荡器(VCO)的相位噪声对灵敏度影响很大,因此低相位噪声的VCO设计是人们研究的一个热点.在Hajimiri的相位噪声分析模型的基础上,提出了交叉耦合LC VCO的相位噪声解析模型,模型的计算结果与实际流片测试结果比较接近.该模型可以比较直观地观察相位噪声与电路参数的关系,对VCO的设计有一定的指导作用.     

低抖动锁相环中压控振荡器的设计

压控振荡器(VC0)作为PLL系统中的关键模块,其相位噪声对PLL相位噪声和抖动产生决定性影响.在对PLl系统噪声及VCO相位噪声分析的基础上,基于CSMC 0.5μm CMOS工艺,设计了一款低相位噪声两级差分环形VCO.Spectre RF仿真结果表明,VCO频率调谐范围为524 MHz～1.1 GHZ,增益最大值Kvco为-636.7 MHz/V,900 MHz下VCO相位噪声为-116.2dBc/Hz@1 MHz,功耗为21.2 mW.系统仿真结果表明,VCO相位噪声对PLL抖动的贡献小于1 ps.     

两个新颖的VCO电路

本文介绍两个实用的VCO电路。第一个VCO由运算放大器、乘法器和RC网络构成;第二个VCO是第一个VCO的改进。文中给出了实验结果。     

频率覆盖3.2～6.1 GHz的CMOS LC VCO

通过提高MIM电容的调整范围,实现了一个覆盖3.2～6.1 GHz的CMOS LC VCO.该VCO使用0.18μm射频CMOS工艺制作,芯片面积约为1260μm×670μm.当输出5.5GHz时,VCO内核消耗功率为17.5mW;在100kHz频偏处的相位噪声是～101.67dBc/Hz.     

基于Verilog-A行为描述模型的VCO设计

分析了模拟硬件描述语言Verilog-A的特点,介绍了基于Verilog-A语言的行为级模拟电路设计过程.以锁相环(PLL)的子模块压控振荡器(VCO)的设计为例,建立了基于Verilog-A的行为模型进行系统设计的新方法.根据VCO的数学模型,建立了中心频率为120MHz的VCO行为模型,并利用Cadence Spectre仿真器对该模型进行了验证及PLL系统仿真.     

L波段宽带低相噪VCO的设计与制作

提出了一种基于PCB工艺的L波段宽带低相噪VCO电路拓扑结构.采用基极和发射极双端调谐的方式,并引入可变电容反馈,实现了电路的超宽带.同时在低损耗的FR4基板上制作微带小电感以形成高Q谐振器,降低了VCO的相位噪声.基于此方法设计得到的L波段宽带VCO比同类薄膜工艺产品相位噪声低了5 dB以上.     

电荷泵锁相环中压控振荡器的噪声设计

在分析和比较反相型VCO(压控振荡器)、差分对型VCO、LC型VCO工作原理和特点的基础上,综合差分对型和LC型VCO的优点,设计了一种全差分结构的LC型VCO(使用键合线等效电感及附加COMS电容阵列作为LC元件),具有较高的电源噪声和衬底噪声抑制能力。仿真结果表明,VCO工作频率范围1.98 GHz~2.06 GHz,相位噪声-89 dBc/Hz。本VCO适合于低功耗设计。