高压LDMOSⅠ-Ⅴ特性宏模型的建立

目前LDMOS已经广泛应用于功率集成电路和微波集成电路中,建立LDMOS的SPICE等效电路变得很重要.以往的模型都是将LDMOS分为线性区和饱和区两段来分析,公式复杂而且计算量大.因此在数值模拟的基础上提出了全导通区域的伏安特性方程,建立了LDMOS Ⅰ-Ⅴ特性的宏模型.该模型的特点是参数少,易于提取,得到的SPICE等效电路简单,仿真容易收敛.     

高压LDMOS I—V特性宏模型的建立

目前LDMOS已经广泛应用于功率集成电路和微波集成电路中,建立LDMOS的SPICE等效电路变得很重要。以往的模型都是将LDMOS分为线性区和饱和区两段来分析,公式复杂而且计算量大。因此在数值模拟的基础上提出了全导通区域的伏安特性方程,建立了LDMOSI-V特性的宏模型。该模型的特点是参数少,易于提取,得到的SPICE等效电路简单,仿真容易收敛。     

低抖动的鉴频鉴相器设计

提出一种SCL结构差分型鉴频鉴相器(PFD),这种鉴频鉴相器能大幅度降低鉴相死区,而且具有噪声低、速度快等优点.这种差分型PFD在高速、低抖动、低噪声PLL中有着广泛的应用.该电路基于chartered 0.35μm CMOS工艺,并用MENTOR eldo进行仿真,仿真结构表明,该PFD死区只有0.03ns.并且可以大大降低VCO控制电压的波纹.     

基于ADS三阶电荷泵锁相环的分析和仿真

在分析锁相环基本原理和线性化模型的基础上,给出了基于锁相环系统环路带宽和相位裕度的环路滤波器参数的计算公式.结合具体的参数计算,给出系统参数,然后用ADS工具对系统进行仿真,结果表明利用给出的方法来设定锁相环的参数,通过反复几次的调节能得到一组很好的系统参数,仿真结果于预期的相吻合,对三阶电荷泵锁相环的系统设计和仿真有一定的指导意义.     

一种三态鉴频鉴相器的设计

鉴频鉴相器是电荷泵锁相环的一个重要模块,其鉴相范围、鉴相灵敏度、死区、速度等因素影响锁相环的性能.综合考虑以上因素,设计了一种三态鉴频鉴相器.该设计采用Chartered 0.35um CMOS工艺,使用Mentor公司的模拟电路仿真软件Eldo进行仿真.仿真结果表明鉴频鉴相器鉴相灵敏度好,速度快,鉴相死区仅为5ps,最大工作频率可达3GHz.该鉴频鉴相器结构简单,只用了18个管子,有效的节省了芯片面积.     

阵列位相环匀光器

基于衍射光学中的角谱理论,针对一种分布为同心3环、相位为0.9π,0和0.9π的结构进行深入分析,提出一种10×10的3环2值位相环阵列结构,并与二元光学中的10×10的菲涅尔波带片阵列结构进行比较,应用MATLAB软件仿真632.8nm激光器的高斯光通过二者后的效果。结果表明,阵列3环2值位相环对高斯光的匀光效果要明显优于阵列菲涅尔波带片,该阵列可以对激光束在远场的衍射光场进行修正,能较大地改善高斯光的匀光效果,在光均匀性要求较高的场合具有广泛的应用前景。     

数字电视调谐器中锁相环锁定时间的计算

对数字有线电视调谐器中带有源滤波器结构的锁相环进行分析,深入研究了锁定时间与环路参数的关系,在推导环路相位误差的基础上,提出了一种计算环路锁定时间的方法,并给出具体的计算公式。计算结果与仿真/测试结果比较吻合,说明得到的公式能准确计算出锁定时间,而且可以直观地反映锁定时间与环路参数之间的关系。     

基于VMM的外部存储接口模块的验证平台搭建

本文首先介绍了VMM层次化验证方法学的基本思想和方法,将其与传统的芯片验证技术进行了对比,并进一步对基于VMM(Verification Methodology Manual For System Verilog)方法学的验证平台结构和各个组成模块进行了详细的介绍。最后以外部存储接口(EMI)模块为例对VMM验证平台的搭建进行了具体说明,并给出了验证结果。     

一种超低功耗5.8GHz双模前置分频器设计

基于目前流行的TSPC高速电路,利用TSMC90nm 1P9M 1.2V CMOS工艺设计了高速、低压、低功耗32/33双模前置分频器,其适用于WLAN IEEE802.11a通信标准。运用Mentor Graphics Eldo对该电路进行仿真,仿真结果显示,工作在5.8GHz时功耗仅0.8mW,电路最高的工作频率可达到6.25GHz。     

高压LDMOS功耗的分析

利用二维半导体器件模拟软件MEDICI对LDMOS进行了模拟.采用分段模型计算了器件各部分电阻值和总电阻值,并讨论了电阻值随器件结构参数以及外加偏压变化的情况,给出了高压LDMOS主要的功耗区及其变化情况.