基于FPGA的DDC中CIC滤波器的设计

文中基于多速率数字信号处理原理,设计了用于数字下变频技术的CIC抽取滤波器.通过分析CIC滤波器的原理及性能参数.利用MATLAB设计了符合系统要求的CIC滤波器,并通过FPGA实现了CIC滤波器的设计.     

改进型CIC抽取滤波器的FPGA实现

为了解决以往设计的CIC抽取滤波器存在的数据速率高以及功耗高的问题,研究了改进型CIC抽取滤波器的FPGA实现过程,优化CIC抽取滤波器硬件实现结构,采用FPGA实现抽取滤波器的设计。分析CIC抽取滤波器的硬件实现结构和位宽,通过Hogenauer抽取滤波器结构,得到6级16抽取的CIC硬件实现结构,将该结构变换成4个CIC抽取滤波器的级联式FPGA实现,逐级降低数据速率,提升数据位宽。以FPGA实现CIC抽取滤波器过程中,分析了其运算时寄存器所需的最高位宽,避免产生数据溢出问题。实验结果表明,所设计的改进型CIC抽取滤波器是有效的,可降低数据速率和系统功耗。     

基于Matlab和FPGA的CIC滤波器的设计

基于多速率信号处理原理,设计了用于下变频的CIC抽取滤波器,由于CIC滤波器结构只用到加法器和延迟器,没有乘法器,很适合用FPGA来实现,所以本文分析了CIC滤波器的原理,性能及影响参数,借助MATLAB的FDATool工具箱设计符合系统要求CIC滤波器,并利用Simulink结合具体的结构建模仿真,验证CIC滤波器性能是否达到要求,最后在FPGA上实现这个结构的CIC滤波器设计,并进行了模拟仿真,综合验证。     

级联COSINE滤波器在抽取滤波中的研究

为了解决高速抽取滤波器系统中传统CIC滤波器旁瓣抑制不够的问题,通过对级联COSINE抽取滤波器和传统CIC抽取滤波器的原理推导进行对比,分析出级联COSINE滤波器在幅频特性上同CIC滤波器具有很大相似之处,且在满足高速抽取滤波器的情况下,同时具备很好的低通特性和硬件实现性。通过MATLAB仿真实验得到,级联COSINE滤波器在进行32倍整数抽取时,第一旁瓣衰减约是传统CIC滤波器的2倍,进而说明相对于传统CIC滤波器,级联COSINE滤波器具有更好的旁瓣抑制性能。     

基于Matlab的Sigma—Delta ADC中抽取滤波器设计与分析

抽取滤波器是常用于降低Σ△调制器采样率的数字滤波器.详细讨论了音频Σ△ADC中抽取滤波器的设计方法,即确定了系统流程,深入地研究了CIC滤波器的原理及参数确定方法.并基于Matlab以128倍抽取滤波器的设计过程为例介绍了FDATool和Matlab语言2种滤波器设计方式.给出了滤波器仿真结果.     

高性能CIC抽取滤波器研究与设计

针对采样率变换系统中CIC抽取滤波器存在通带失真较大和阻带衰减较小的问题,提出一种高性能CIC抽取滤波器的设计方法,该方法采用补偿滤波器技术和非递归并行结构.仿真结果表明,通带失真与阻带衰减特性明显优于传统的CIC,CIC-Cosine,ISOP-CIC等滤波器.因此,适用于对幅频特性要求较高的采样率变换系统.     

一种短波数字化电台CIC抽取滤波器的设计

CIC抽取滤波器是数字化接收机数字下变频器的重要组成部分,其指标直接影响数字接收机的性能。本文在论述数字抽取理论及CIC抽取滤波器原理基础上,针对某一短波电台数字化接收机的具体要求,设计了一种CIC抽取滤波器。经过仿真测试,满足了系统要求。     

多速率采样中的CIC滤波器设计与分析

CIC滤波器是常用于多速率采样抽取或内插过程中的高效滤波器,具有结构简单,易于工程实现的特点。以提高采样速率为例,首先介绍了内插理论和CIC滤波器原理,重点给出了CIC滤波器设计方法,并分析了CIC滤波器级联级数和滤波器阶数的选取对通带衰减和旁瓣抑制的影响,仿真结果验证了设计方法的有效性和可行性。     

CIC滤波器性能分析及FPFA实现

积分梳状(CIC)滤波器是一种广泛应应用于数字下变频中的高效数字滤波器,文章对其性能和实现方法进行了详细研究.首先对单级CIC滤波器和多级CIC滤波器进行算法分析,以确定各参数对系统性能的影响.然后,建立相应的MATLAB仿真模型并将其中的数据类型转换为二进制补码数制,得NCIC输出数据作为理论值;同时采用VHDL硬件描述语言实现多级CIC滤波器并进行数据流测试,输出数值与MATLAB仿真结果一致,达到了预期的设计要求.     

FPGA中CIC抽取滤波器增益校正的实现

在中频数字化信号处理中,FPGA应用越来越广泛,DDC的FPGA模块化非常必要,CIC滤波器由于其结构只用到加法器和延迟器,很适合用FPGA来实现,通常工作在DDC系统中运算量大的第一级.分析了CIC滤波器的抽取原理、性能、影响参数及增益产生原因,针对实际应用中5级CIC滤波器在不同抽取率下对信号进行抽取时所产生的增益问题,给出了校正方法,并在Modelsim仿真中得到了验证.     

一种基于CIC滤波器的有效锐化方法研究

介绍了对积分梳状滤波器（CIC滤波器）的有效锐化。所提出的锐化滤波器的结构由两个主要部分组成：一个梳状滤波器的级联部分和一个锐化滤波器部分。所提出的方案使得滤波器中锐化部分的工作速率比输入速率大为降低，其频谱响应特性比传统的也有所改进。通过MATLAB仿真，可看出改进锐化后的滤波器性能更优。     

基于非递归结构的多级余弦CIC滤波器

由于CIC抽取滤波器的实现无需使用乘法器与存储器,而使其具有快速变换采样的特点且便于实现,在软件无线电中得到广泛应用。由于传统的CIC抽取滤波器的线性性较差,即带外抑制不够且带内失真严重。文中提出了基于级联的余弦滤波器以优化传统的CIC抽取滤波器性能,通过提升余弦滤波器的滚降对阻带的压制及多级变速来提高其效率与线性性,从而达到优化目的,并通过仿真证明了方法的有效性。     

小抽取倍数的FIR高效实现

对采样信号进行抽取是软件无线电中的一个重要环节,小抽取率时通常使用有限冲击响应(FIR)滤波器.当FIR滤波器的阶数较高时,将会对信号处理的速度产生较大的影响.针对级联-积分-梳状(CIC)滤波器系数少且全为"1"的特点,提出了在小抽取率时采用单级CIC滤波器和FIR滤波器级联的方式来减少FIR滤波器的阶数,从理论上给出了FIR滤波器减少的阶数和CIC滤波器的阶数之间的关系.在此基础上,借助多相滤波结构还可进一步降低FIR滤波器阶数.计算机模拟验证了方法的有效性.     

DDC中的抽取滤波器设计及FPGA实现

本文介绍了在数字下变频（DDC）中的抽取滤波器系统设计方法和具体实现方案。采用CIC滤波器、HB滤波器、FIR滤波器三级级联的方式来降低采样率。通过实际验证，证明了设计的可行性。     

FPGA应用中CIC抽取滤波器增益校正的实现

在中频数字化信号处理中,FPGA应用越来越广泛,DDC的FPGA模块化非常必要,CIC滤波器由于其结构只用到加法器和延迟器,很适合用FPGA来实现,通常工作在DDC系统中运算量大的第一级。本文分析了CIC滤波器的抽取原理、性能、影响参数及增益产生原因,针对实际应用中5级CIC滤波器在不同抽取率下对信号进行抽取时,所产生的增益问题,给出了校正方法,并在Modelsim仿真中得到了验证。     

一种Σ-Δ A/D转换器抽取滤波器的设计

设计了一种Σ-ΔA/D转换器中的数字抽取滤波器。该滤波器应用于音频范围,采用多级多采样率的结构,由梳状滤波器、补偿滤波器以及两个半带滤波器组成。滤波器系数用标准符号编码实现,减少了乘法单元的使用。采用Simulink模拟过采样128倍的4位调制器输出;用Verilog编写用于测试的滤波器代码。在Matlab中分析滤波器输出码流,得到的信噪比为101 dB,能够满足高端音频A/D转换器的要求。     

基于FPGA的极窄带滤波器的分析与设计

高性能极窄带滤波器是多普勒体制雷达接收机的关键功能模块。滤波器的设计除要求极窄的过渡带外,还需具备极大的镜频抑制比以及极小的带内失真。针对单速率以及包含抽取的多速率极窄带滤波器设计要求,分别提出了基于插值FIR滤波器的优化参数以及级联积分梳状（CIC）滤波器的性能曲线。在FPGA实现中进行了资源对比,采用文中给出的板窄带滤波器设计优化方法可达到最佳的资源性能比。最后基于滤波器IP核设计了高性能极窄带滤波器模块,具备很强的工程应用价值。     

基于FPGA的雷达数字接收机设计与实现

现代雷达系统对接收机提出了更高的要求,数字接收机技术是实现高精度宽带雷达接收系统的一种有效途径.文中研究了数字接收机的相关理论和技术,介绍了数字下变频,数控振荡器、级联积分梳状滤波器和抽取.给出了一种基于FPGA的数字接收机实现方案,进行了分析和仿真,给出了测试结果.