基于Wishbone和端点IP的PCIE接口设计

介绍了FPGA内嵌的PCIExpress硬核端点模块和Wishbone片上总线规范。应用VHDL语言,编程实现了Wishbone总线的主从端口,以及TLP包的编码和解码功能。在FPGA上运行程序并使用Chipscope测试时序波形,验证了接口数据传输的稳定性和正确性。     

基于FPGA的极窄带滤波器的分析与设计

高性能极窄带滤波器是多普勒体制雷达接收机的关键功能模块。滤波器的设计除要求极窄的过渡带外,还需具备极大的镜频抑制比以及极小的带内失真。针对单速率以及包含抽取的多速率极窄带滤波器设计要求,分别提出了基于插值FIR滤波器的优化参数以及级联积分梳状（CIC）滤波器的性能曲线。在FPGA实现中进行了资源对比,采用文中给出的板窄带滤波器设计优化方法可达到最佳的资源性能比。最后基于滤波器IP核设计了高性能极窄带滤波器模块,具备很强的工程应用价值。     

聚焦、检测、跟踪、再聚焦:基于经典跟踪前检测框架的实时小目标检测技术

隐身技术的发展对空空导弹的检测跟踪性能提出了较大的挑战。弱小目标检测跟踪算法作为弹载信号处理的核心,需要同时兼顾检测性能与执行效率。经典的跟踪前检测(Detect Before Track, DBT)方法属于一种级联结构,具有较高的实时性。本文在DBT架构下,提出聚焦(Focus)、检测(Detect)、跟踪(Track)、再聚焦(Re-Focus)弱小目标检测跟踪算法FDTR。基于实测数据的实验结果表明,该方法具备优异的检测和跟踪性能,代码执行效率高实时性强。FDTR完全基于Python和标准库实现,接口规范,架构清晰。基于FDTR,可方便的替换并评估算法中的聚焦模块,并可进一步升级为检测前跟踪(TBD)架构,提升信噪比利用率。