多模无线移动终端中的采样速率转换

采样速率转换是基于软件无线电思想的多模无线移动终端设计中的一项关键技术。有理数采样速率转换可以划分为整数倍和分数倍采样率转换。实现整数倍采样率转换可以采用时不变滤波器 ,然而实现分数倍采样率转换一般需要采用较复杂的时变滤波器。本文以实现整数倍抽取内插的CIC滤波器为基础 ,提出了一种实现分数倍采样率转换的时变CIC滤波结构。     

一种可编程的14位CIC内插滤波器

CIC滤波器作为一种高效的多采样器件,具有低通滤波的作用。它仅利用加法器、减法器和寄存器(无需乘法器),实现简单、成本低且速度高,因此被广泛应用。文章介绍了一种2～63倍内插率可编程的14位CIC内插滤波器的结构和特性,讨论了在设计中应注意的溢出保护、CIC通带补偿等问题。     

DVB-S中可变插值率CIC滤波器设计及其FPGA实现

在数字上变频中常用的CIC滤波器的基础上,提出了一种适用于DVB-S系统的可变插值率CIC滤波器的实现结构,首先实现一个内插因子为2的CIC滤波器单元,然后根据不同的内插因子要求,来重复地调用这些内插因子为2的基本滤波器模块,这种CIC滤波器的实现结构符合结构化的设计思想。通过Verilog HDL语言在FPGA上对其进行了仿真、综合给出了相应的仿真结果,并成功应用于DVB-S系统中。     

WiMAX系统中CIC滤波器的补偿设计

CIC滤波器能够高效地实现内插或抽取,是无线通信的常用模块.传统的CIC滤波器通带平坦性差、阻带衰减不充分,不能直接用于信号带宽大,数据速率高的WiMAX系统.针对这一问题,文中在比较现有的部分改进方法的基础上,提出用一个以等波纹逼近法设计的,频响为反sinc函数的FIR数字滤波器来补偿WiMAX系统中的CIC.以实现WiMAX系统的数字下变频为例,仿真结果表明,经补偿后的CIC滤波器通带和阻带性能均得到改善,能够有效地应用于WiMAX系统.     

改进型CIC抽取滤波器的FPGA实现

为了解决以往设计的CIC抽取滤波器存在的数据速率高以及功耗高的问题,研究了改进型CIC抽取滤波器的FPGA实现过程,优化CIC抽取滤波器硬件实现结构,采用FPGA实现抽取滤波器的设计。分析CIC抽取滤波器的硬件实现结构和位宽,通过Hogenauer抽取滤波器结构,得到6级16抽取的CIC硬件实现结构,将该结构变换成4个CIC抽取滤波器的级联式FPGA实现,逐级降低数据速率,提升数据位宽。以FPGA实现CIC抽取滤波器过程中,分析了其运算时寄存器所需的最高位宽,避免产生数据溢出问题。实验结果表明,所设计的改进型CIC抽取滤波器是有效的,可降低数据速率和系统功耗。     

基于FPGA的DDC中CIC滤波器的设计

文中基于多速率数字信号处理原理,设计了用于数字下变频技术的CIC抽取滤波器.通过分析CIC滤波器的原理及性能参数.利用MATLAB设计了符合系统要求的CIC滤波器,并通过FPGA实现了CIC滤波器的设计.     

内插在码元同步中的应用及实现

在采样时钟固定且采样速率受限的情况下接收机的采样时刻不一定在信号的最佳判决点,此时码元判决受ISI影响较为严重。该文以数字内插理论为基础,提出了利用内插提高码元同步精度的方法,讨论了内插滤波器的特性及其基于多相分解的硬件实现结构。     

用FPGA实现QPSK可变速率调制解调器

本文介绍了基于现场可编程门阵列(FPGA)实现QPSK可变速率调制解调器的方案,重点介绍了变速率内插成型滤波器和可变速率抽取CIC滤波器的设计,还介绍了数控振荡器和一种位同步算法的硬件实现.本课题使用Xilinx公司的xc3s1000芯片实现,性能优良,便于实现,经适当改进即可兼容多种调制方式,在卫星通信、无线通信中有广泛的应用前景.     

基于Matlab和FPGA的CIC滤波器的设计

基于多速率信号处理原理,设计了用于下变频的CIC抽取滤波器,由于CIC滤波器结构只用到加法器和延迟器,没有乘法器,很适合用FPGA来实现,所以本文分析了CIC滤波器的原理,性能及影响参数,借助MATLAB的FDATool工具箱设计符合系统要求CIC滤波器,并利用Simulink结合具体的结构建模仿真,验证CIC滤波器性能是否达到要求,最后在FPGA上实现这个结构的CIC滤波器设计,并进行了模拟仿真,综合验证。     

以ⅡR滤波器作补偿的CIC滤波器设计

为解决积分梳状(CIC)滤波器通带失真大和阻带衰减小对其应用的限制,在分析传统CIC滤波器幅频特性的基础上,给出一种用二阶ⅡR滤波器作为补偿滤波器级联CIC滤波器的改进方法。仿真结果表明,它与同级数规模的内插二阶多项式CIC滤波器、锐化CIC滤波器(SCIC)相比,通带和阻带的性能得到较大改善,实现复杂度较低。因此,它适用于对通带、阻带性能和实现复杂度要求较高的多采样率转换系统。     

小抽取倍数的FIR高效实现

对采样信号进行抽取是软件无线电中的一个重要环节,小抽取率时通常使用有限冲击响应(FIR)滤波器.当FIR滤波器的阶数较高时,将会对信号处理的速度产生较大的影响.针对级联-积分-梳状(CIC)滤波器系数少且全为"1"的特点,提出了在小抽取率时采用单级CIC滤波器和FIR滤波器级联的方式来减少FIR滤波器的阶数,从理论上给出了FIR滤波器减少的阶数和CIC滤波器的阶数之间的关系.在此基础上,借助多相滤波结构还可进一步降低FIR滤波器阶数.计算机模拟验证了方法的有效性.     

基于DSP Builder的CIC梳状滤波器的设计

CIC梳状滤波器具有结构简单、规整,占用存储量小,不需要乘法器,实现简单且速度高等特点,在高速抽取或插值系统应用广泛。采用DSPBuilder软件工具,在Simulink平台上构建了一级4阶CIC梳状滤波器仿真模型,通过多种EDA工具仿真与分析,最终在EP2C35F484C8型FPGA得到了最高响应速度为138．89MHz的高速CIC梳状滤波器。其性能远优于DSP通用处理器的实现方式。     

Reducing CIC filter complexity

This paper provides several tricks to reduce the complexity and enhance the usefulness of cascaded integrator-comb (CIC) filters. The first trick shows a way to reduce the number of adders and delay elements in a multi-stage CIC interpolation filter. The result is a multiplierless scheme that performs high-order linear interpolation using CIC filters. The second trick shows a way to eliminate the integrators from CIC decimation filters. The benefit is the elimination of unpleasant data word growth problems.     

宽带通信系统数字插值滤波器组设计

针对宽带无线通信要求,提出了一种基于半带滤波器和CIC滤波器级联的上采样滤波器组实现方案.在半带滤波器浮点到定点量化过程中,提出了一种系数量化优化算法.通过仿真,验证了在相同的量化位数下,相对于传统的系数量化方法,增加了整个滤波器组的阻带衰减.     

用于Σ-Δ DAC的插值滤波器设计与优化

提出了一种用于Σ-Δ DAC(增量总和数模转换器)的插值滤波器设计,可对不同采样率的PCM数据实现8倍插值.该滤波器对流水线结构进行优化,提高了计算速度,并可根据不同的采样率自适应地调整时钟频率,以降低电路的动态功耗.滤波器电路由Verilog HDL语言实现,经逻辑综合与仿真,表明其功能正确且具有面积小,功耗低的优点.     

用于∑-△DAC的插值滤波器设计与优化

提出了一种用于∑-△DAC（增量总和数模转换器）的插值滤波器设计,可对不同采样率的PCM数据实现8倍插值。该滤波器对流水线结构进行优化,提高了计算速度,并可根据不同的采样率自适应地调整时钟频率,以降低电路的动态功耗。滤波器电路由Verilog HDL语言实现,经逻辑综合与仿真,表明其功能正确且具有面积小,功耗低的优点。     

采样率转换在声频过采样中的应用

简要介绍了采样率转换的基本原理及其在声频过采样中的应用,并用Matlab仿真了不同内插因子对信号频率的影响,及相同内插因子条件下不同抗镜像滤波器对信号频率特性的影响。推导了内插因子与信噪比的关系。结果表明,采样率的转换可以改变信号过渡带的宽度,从而改变对模拟滤波器阶数的需求。