改进的高性能CIC抗混叠滤波器

这里对一种旋转锐化级联积分梳状滤波器(RSCIC,Rotated Sharpening Cascaded Integrator Comb Filter)进行了研究,RSCIC由锐化级联积分梳状滤波器(SCIC,Sharpening Cascaded Integrator CombFilter)和旋转内插滤波器(Rotated Sinc Filter)两部分构成。RSCIC可有效地提高传统积分梳状滤波器(CIC,Cascaded Integrator Comb Filter)的通带和阻带传输性能,特别适合采样率转化。仿真表明,在同等条件下,RSCIC滤波器的阻带衰减性能比传统的CIC滤波器提高了22 dB,通带抗衰减性能比传统的CIC滤波器提高了0.5 dB。     

一种低功耗可变抽取倍数滤波器组的设计

提出一种以较少的功耗与面积实现可变抽取速率的数字抽取滤波器组.该抽取滤波器组以梳状滤波器、补偿滤波器和半带滤波器三种滤波器级联的形式实现,为减少其功耗和面积,并提出了改进梳状滤波器的结构和电路实现形式以降低滤波器组的功耗和面积,经验证,采用非递归、多相分解的梳状滤波器结构比传统的Hogenaur梳状滤波器结构节省功耗21%,节省面积5%.当变换抽取速率时,可关闭冗余抽取电路的工作,从而进一步节省功耗.     

积分梳状滤波器的FPGA实现

为了解决软件无线电通信系统中频采样之后的极大数据量在基带处理部分对DSP计算的压力,常采用多速率处理技术。多速率处理过程中需要使用积分梳状滤波器、半带滤波器和高阶FIR滤波器。在分析了积分梳状滤波器的结构和特性的基础上,阐述了多级CIC滤波器一种高效的FPGA实现方法,该方法的正确性和可行性通过QuartusⅡ的时序仿真分析得以验证,实际中可以推广应用。     

基于FPGA的极窄带滤波器的分析与设计

高性能极窄带滤波器是多普勒体制雷达接收机的关键功能模块。滤波器的设计除要求极窄的过渡带外,还需具备极大的镜频抑制比以及极小的带内失真。针对单速率以及包含抽取的多速率极窄带滤波器设计要求,分别提出了基于插值FIR滤波器的优化参数以及级联积分梳状（CIC）滤波器的性能曲线。在FPGA实现中进行了资源对比,采用文中给出的板窄带滤波器设计优化方法可达到最佳的资源性能比。最后基于滤波器IP核设计了高性能极窄带滤波器模块,具备很强的工程应用价值。     

全光纤平顶梳状滤波器技术综述

对全光纤平顶梳状滤波器的发展现状进行了详细介绍,并利用琼斯矩阵分析方法对利用三个级联M-Z干涉仪结构设计的光学梳状滤波器进行了详细的理论分析和数值模拟。在系统输出端3处获得一平顶的梳状滤波谱,同时在输出端4获得一个消光比约为M-Z干涉仪消光比两倍的梳状滤波谱。该系统滤波谱由M-Z干涉仪的臂长差决定,与臂长以及输入光的偏振态都无关。     

一种新的微带线梳状滤波器设计方法研究

针对现有微带线梳状滤波器设计方法在计算滤波器初始值方面存在误差较大、优化困难等问题,通过带状线模型与微带线模型的比较,提出一种新的微带线结构梳状滤波器设计方法。该方法基本思路仍然采用带状线梳状滤波器的设计方法,通过简单的模型变换,即可设计相应的微带线梳状滤波器。该设计方法计算简单,初始值计算较为精确。利用ADS软件对设计初始值进行仿真比较,证明了该设计方法的有效性。     

光梳状滤波器在光纤光栅解调中的研究及应用

本文简要介绍了光纤光栅传感解调系统中光梳状滤波器的原理,讨论了梳状滤波器的基本制作方法,详细分析了两种制作方法制作的光梳状滤波器,分析了制作方法不同对梳状滤波器的性能的影响。采用梳状滤波器作为光纤光栅解调系统的波长校准的参考。对梳状滤波器的工艺制作进行了改进,在制作中引入了零温度系数玻璃,降低了梳状滤波器的温漂。     

梳状滤波器中的百叶窗效应

本文论述了梳状滤波器工作特性不良时百叶窗效应的形成原因，分析了梳状滤波器中延迟信号和直通信号幅度不等，相位差不是１８０°以及其准副载波相位关系不精确时对形成百叶窗效应所产生的影响，得出了减免百叶窗效应所采取相应措施的结论。     

梳状滤波器故障检修两例

在彩电中，梳状滤波器是一个独立的器件，其工作状态一般不受CPU的控制，只与它本身的性能及供电电路有关。当梳状滤波器工作不正常时，则彩电会出现串色爬行、无彩色、无图像及图像不稳定或间断性图像与蓝背景之间翻转等故障。下面介绍两例关于梳状滤波器故障的检修方法，以便读者能掌握分析检修梳状滤波器的技巧。     

基于16 bit Sigma-Delta模数转换器的数字滤波器设计

介绍了基于64倍过采样sigma-delta模数转换器的多级抽取滤波器设计.通过采用低功耗的多相分解梳状滤波器结构来代替传统的CIC滤波器结构,使得梳状滤波器部分的功耗降低近5倍.通过对滤波器电路结构的优化,可节省35%的芯片面积占用量.经过仿真及FPGA验证,该滤波器的信噪比达到99 dB,可以实现16位精度模数转换器的设计要求.     

基于多相结构和部分锐化的CIC抽取滤波器

该文将传统的CIC(Cascaded Integrator Comb)滤波器传递函数分解为递归和非递归部分,可独立调整两者的级联因子;对递归部分进行尖锐化处理改善滤波器的通带衰落,利用电路的等价交换性将抽取因子提前使其工作在低采样率;对非递归部分进行多相分解,实现高速滤波。计算机仿真表明:与传统的CIC、锐化CIC滤波器相比,改进的CIC具有好的通阻带特性;并从通带衰落和混叠抑制的角度,分析了递归和非递归部分的级联因子的取值对整个改进的CIC滤波器特性的影响。     

以ⅡR滤波器作补偿的CIC滤波器设计

为解决积分梳状(CIC)滤波器通带失真大和阻带衰减小对其应用的限制,在分析传统CIC滤波器幅频特性的基础上,给出一种用二阶ⅡR滤波器作为补偿滤波器级联CIC滤波器的改进方法。仿真结果表明,它与同级数规模的内插二阶多项式CIC滤波器、锐化CIC滤波器(SCIC)相比,通带和阻带的性能得到较大改善,实现复杂度较低。因此,它适用于对通带、阻带性能和实现复杂度要求较高的多采样率转换系统。     

类梳状补偿滤波器设计与仿真

积分梳状（CIC：cascaded integrator comb）滤波器由于具有运算速度较快,占用资源少等优点,而被广泛应用于多信号抗混叠系统中.针对传统CIC滤波器因简单级联而带来的通带失真增大和阻带衰减减小的缺陷,本文基于CIC滤波器的传递函数以及频谱特性分析,提出了一种类梳状补偿滤波器（SCC_CIC：similar to comb compensation CIC）的设计方案,根据实际需要调整参数和来满足设计要求.同时,利用多相分解技术重构滤波器结构,提升了整个系统的运行效率,且实现复杂度较低.通过MATLAB仿真实验及分析,相比N=2的同级联数的传统CIC滤波器、ISOP_CIC （interpolated second-order polynomials CIC）和SCIC （sharpening to cascaded integrator-comb）滤波器,SCC_CIC滤波器在f_s处的阻带衰减分别增加近了80dB、60dB和70dB,在f_c处分别补偿通带失真97.3%、90.1%和-2%,整个滤波器的运算量减小到1/D,滤波器的精确度基本保持一致,使得SCC_CIC能够较好地应用在抗混叠滤波系统中.     

Double‐Sharpened Decimation Filter Employing a Pre‐droop Compensator for Multistandard Wireless Applications

This paper presents a double‐sharpened decimation filter based on the application of a Kaiser and Hamming sharpening technique for multistandard wireless systems. The proposed double‐sharpened decimation filter uses a pre‐droop compensator which improves the passband response of a conventional cascaded integrator‐comb filter so that it provides an efficient sharpening performance at half‐speed with comparison to conventional sharpened filters. In this paper, the passband droop characteristics with compensation provides –1.6 dB for 1.25 MHz, –1.4 dB for 2.5 MHz, –1.3 dB for 5 MHz, and –1.0 dB for 10 MHz bandwidths, respectively. These results demonstrate that the proposed double‐sharpened decimation filter is suitable for multistandard wireless applications.     

5G卫星通信系统频偏估计算法

卫星通信系统中存在的大的多普勒频偏严重影响着系统的性能.为了提高频偏估计的性能,基于5G NR帧结构和同步信号,提出新的利用级联积分梳状(Cascaded Integrator Comb,CIC)滤波器插值的小数倍频偏估计算法.该算法分两步实现小数倍频偏估计:首先,利用结构简单、运算快速的CIC滤波器对接收主同步序列(...     

CIC滤波器的原理及FPGA实现

在数字下变频(DDC)中,C IC(级联积分梳状)滤波器起着重要的作用。它主要用于采样速率的抽取,同时具有低通滤波的作用。C IC滤波器的主要特点是,仅利用加法器、减法器和寄存器(无需乘法器),因此占用资源少、实现简单且速度高。本文在分析C IC滤波器原理的基础上,用VHDL语言在FPGA上进行了仿真、综合,并成功的应用于DDC芯片的开发中。     

一种有效减小芯片面积的CICDf的分析与设计

文章阐述了梳状数字滤波器的基本工作原理,分析了梳状滤波器的基本结构,提出了一种简单的级联积分梳状数字滤波器（cascade integrated comb digital filter,CICDF）的实现方法,减小了芯片的面积。描绘出了系统的信号流图,并对信号流与控制流的工作时序进行了详细的分析说明。在此基础上,运用MATLAB系统工具建立了系统的模型,并完成了系统仿真验证。在电路级完成了verilog语言描述,同时运用modelsim对电路进行仿真验证。     

级联COSINE滤波器在抽取滤波中的研究

为了解决高速抽取滤波器系统中传统CIC滤波器旁瓣抑制不够的问题,通过对级联COSINE抽取滤波器和传统CIC抽取滤波器的原理推导进行对比,分析出级联COSINE滤波器在幅频特性上同CIC滤波器具有很大相似之处,且在满足高速抽取滤波器的情况下,同时具备很好的低通特性和硬件实现性。通过MATLAB仿真实验得到,级联COSINE滤波器在进行32倍整数抽取时,第一旁瓣衰减约是传统CIC滤波器的2倍,进而说明相对于传统CIC滤波器,级联COSINE滤波器具有更好的旁瓣抑制性能。