| DDC中的抽取滤波器设计及FPGA实现 |
| |
| 引用本文： | 张斌,何子述.DDC中的抽取滤波器设计及FPGA实现[J].信息技术与信息化,2006(1):70-72. |
| |
| 作者姓名： | 张斌 何子述 |
| |
| 作者单位： | 电子科技大学电子工程学院,成都,610054 |
| |
| 摘 要： | 本文介绍了在数字下变频（DDC）中的抽取滤波器系统设计方法和具体实现方案。采用CIC滤波器、HB滤波器、FIR滤波器三级级联的方式来降低采样率。通过实际验证，证明了设计的可行性。
|
| 关 键 词： | 数字下变频 抽取滤波 CIC滤波器 HB滤波器 FIR滤波器 |
| 修稿时间： | 2005年8月1日 |
Decimation Filter Design for DDC and Implementing It with FPGA |
| |
| ZHANG Bin,HE Zi-shu.Decimation Filter Design for DDC and Implementing It with FPGA[J].Information Technology & Informatization,2006(1):70-72. |
| |
| Authors: | ZHANG Bin HE Zi-shu |
| |
| Affiliation: | ZHANG Bin HE Zi-shu |
| |
| Abstract: | This paper describes the system design of decimation filter and the implementing method. Through the cascade of CIC filter, HB filter and FIR filters, the data frequency is cut down. The method is validated by the test results. |
| |
| Keywords: | Digital down converting Decimation filter CIC filter HB filter FIR filter |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
