PMOSFET's热载流子退化模拟及寿命评估的统一模型

对PMOSFET's几种典型器件参数随应力时间的退化规律进行了深入研究,给出了一个新的器件退化监控量,并建立了不同器件参数退化的统一模型.模拟结果和测量结果的比较表明,新的退化模型具有较高的准确性和较宽的适用范围.新的退化模型不但可以用于器件参数退化量的模拟,也可以用于器件寿命评估.     

深亚微米pMOS器件HCI退化建模与仿真方法

研究了深亚微米pMOS器件HCI(hot carrier injeotion)退化模型.采用流函数分析方法提出一种时变栅电流物理描述,基于这一栅电流模型改进了pMOS器件的HCI退化模型,并在该模型基础上提出一种HCI退化可靠性仿真方法,用于对静态应力条件下器件的HCI退化程度进行预测.最后给出了仿真结果对比.该方法已被用于XDRT可靠性工具中进行器件HCI退化分析.     

恒定温度应力下的模拟IC加速退化试验研究

研究了在不同恒定温度应力条件下某型号驱动器的模拟集成电路的加速退化试验.首先,确定了该型驱动器的敏感参数,并建立了敏感参数的退化模型;然后,计算得到了器件在加速应力下的伪寿命;最后,利用阿伦尼斯模型对伪寿命数据进行分析,外推得到了器件的激活能及其在正常工作应力条件下的寿命信息.     

快速确定微电子器件失效激活能及寿命试验的新方法

提出了一种新的微电子器件快速评价方法-温度斜坡法,建立了确定失效激活能的新模型和寿命外推新模型,使用此模型可计算出单支器件的失效激活能并外推其寿命.同时,该方法的试验温度范围较宽,可以触发不同温度范围的多种退化模式,实现对不同退化机理的研究.     

GaN HFET的性能退化

在综述大功率AlGaN/GaN HFET性能退化实验结果的基础上,研究了器件退化与电流崩塌间的关联。分析了现有各类器件失效模型的优点和不足之处。通过沟道中强电场和热电子分布的研究,完善了热电子触发产生缺陷陷阱的器件退化模型。使用这一模型解释了实验中观察到的各类性能退化现象,指出优化设计异质结构可以有效减弱GaN HFET的性能退化。最后提出减弱器件性能退化的方法和途径。     

LDD NMOS器件热载流子退化研究

对LDD(轻掺杂漏)NMOS器件的热载流子退化特性进行了研究,发现LDD NMOS器件的退化呈现出新的特点.通过实验与模拟分析,得出了热载流子应力下LDD NMOS退化特性不同于常规(非LDD)NMOS的物理机制.并通过模拟对此观点进行了验证.     

快速确定微电子器件失效激活能及寿命试验的新方法

提出了一种新的微电子器件快速评价方法--温度斜坡法,建立了确定失效激活能的新模型和寿命外推新模型,使用此模型可计算出单支器件的失效激活能并外推其寿命．同时,该方法的试验温度范围较宽,可以触发不同温度范围的多种退化模式,实现对不同退化机理的研究．     

高剂量辐照条件下的MOSFET总剂量辐照效应模型

报道了一种用于在高剂量辐照条件下MOS器件抗辐照电路模拟的半经验模型.利用该模型对MOS器件实验结果进行了模拟,模型计算结果与实验吻合较好.初步分析了高剂量条件下不同散射机制对模拟结果的影响,结果表明界面电荷的库仑散射是引起电子迁移率退化的主要机制.     

MOSFET热载流子退化/寿命模型参数提取

基于MOSFET热载流子可靠性物理,并结合电应力条件下热载流子退化特征量△Ids/Idso、Isub等实测数据的拟合处理,发展了可表征退化物理意义的衬底电流与退化/寿命参数提取模型;进而由自动测试ATE与CAD技术相结合的监测系统,实现了载流子速度饱和临界电场Ecrit、有效导电长度Lc和寿命因子H、m、n提取.实验研究结果表明,模型及提取参数合理可信,并可进一步应用于MOSFET及其电路的退化/寿命模拟预测.     

不同HALO掺杂剂量的超薄栅pMOSFET的退化

研究了热载流子应力下栅厚为2.1nm,栅长为0.135μm的pMOSFET中HALO掺杂剂量与器件的退化机制和参数退化的关系.实验发现,器件的退化机制对HALO掺杂剂量的改变不敏感,但是器件的线性漏电流、饱和漏电流、最大跨导的退化随着HALO掺杂剂量的增加而增加.实验同时发现,器件参数的退化不仅与载流子迁移率的退化、漏串联电阻增大有关,而且与阈值电压的退化和应力前阈值电压有关.     

Simulation of hot-carrier induced MOS circuit degradation for VLSIreliability analysis

A new integrated simulation tool is presented for estimating the hot-carrier induced degradation of nMOS transistor characteristics and circuit performance. This reliability simulation tool incorporates: (1) an accurate 1-dimensional MOSFET model for representing the electrical behavior of locally damaged transistors; and (2) physical models for both fundamental device-degradation mechanisms (charge trapping and interface trap generation). Hot-carrier induced oxide damage can be specified by only a few parameters, avoiding extensive parameter extractions for the characterization of device damage. A repetitive simulation scheme ensures accurate prediction of the circuit-level degradation process under dynamic operating conditions. The evolution of hot-carrier related damage in each device is automatically simulated at predetermined time intervals, instead of extrapolating the long-term degradation using only the initial simulation results. Thus, the gradual variation of dynamic stress conditions is accounted for during the long-term damage estimates     

施主型界面态引起深亚微米槽栅PMOS特性的退化

基于流体动力学能量输运模型 ,对沟道杂质浓度不同的槽栅和平面 PMOSFET中施主型界面态引起的器件特性的退化进行了研究 ,并与受主型界面态的影响进行了对比 .研究结果表明同样浓度的界面态在槽栅器件中引起的器件特性的漂移远大于平面器件 ,且 N型施主界面态密度对器件特性的影响远大于 P型界面态 ,N型施主界面态引起器件特性的退化趋势与 P型受主界面态相似 ,而 P型施主界面态则与 N型受主界面态相似 .沟道杂质浓度不同 ,界面态引起的器件特性的退化则不同     

施主型界面态引起槽栅PMOSFET性能退化的特征

基于流体动力学能量输运模型 ,对沟道杂质浓度不同的深亚微米槽栅和平面 PMOSFET中施主型界面态引起的器件特性的退化进行了研究 .研究结果表明同样浓度的界面态密度在槽栅器件中引起的器件特性的漂移远大于平面器件 ,且电子施主界面态密度对器件特性的影响远大于空穴界面态 .特别是沟道杂质浓度不同 ,界面态引起的器件特性的退化不同 .沟道掺杂浓度提高 ,同样的界面态密度造成的漏极特性漂移增大 .     

非连续运行设备贮存-工作联合退化模型及其应用

 对某些非连续运行的设备,贮存状态和工作状态会交替出现,工程上可通过观测其关键性能参数变化监控设备健康状态,并以此为依据对其寿命和可靠性进行预测分析.针对该类设备,本文综合分析其贮存和工作条件下性能退化规律,建立设备贮存-工作联合退化模型,利用性能退化数据的拐点特性对该联合退化模型的参数进行估计,在此基础上,实现设备的可靠性分析和寿命预测.最后以金属化膜电容器为例建立了联合退化模型,分析该电容器的可靠性并预测寿命.     

Modeling and simulation of hot-carrier-induced device degradationin MOS circuits

The physical models and an integrated simulation tool are presented for estimating the hot-carrier-induced degradation of nMOS transistor characteristics and circuit performance. The proposed reliability simulation tool incorporates an accurate one-dimensional MOSFET model for representing the electrical behavior of locally damaged transistors. The hot-carrier-induced oxide damage can be specified by only a few parameters, avoiding extensive parameter extractions for the characterization of device damage. The physical degradation model includes both fundamental device degradation mechanisms, i.e., charge trapping and interface trap generation. A repetitive simulation scheme has been adopted to ensure accurate prediction of the circuit-level degradation process under dynamic operating conditions     

受主型界面态在深亚微米槽栅PMOSFET中引起退化的研究

界面态引起的器件特性的退化是深亚微米微米器件失效的一个重要因素，本文基于流体动力学能量输运模型，对沟道杂质浓度不同的槽机和平面PMOSFET中受主型界面态引起的器件特性的退化进行了分析，研究结果表明同样浓度的界面态浓度在槽栅器件中引起的器件特性的漂移远大于平面器件，且P型受主型界面态度对器件特性的影响也远大于N型界面态，沟道杂质浓度不同，界面态引起的器件特性的退化不同。     

An investigation of drain pulse induced hot carrier degradation in n-type low temperature polycrystalline silicon thin film transistors

Degradation of n-type low temperature polycrystalline silicon thin film transistors under drain pulse stress is first investigated. Stress parameters are pulse amplitude, frequency and transition time. Device degradation is found to be dominated by a dynamic hot carrier effect, which is independent of pulse falling time but depends on pulse rising time. Shorter rising time brings larger device degradation. Based on experimental results and device simulation, a PN junction degradation model taking trap related carrier emission and trapping into account is proposed.     

一个新的pMOSFET栅电流退化模型

研究了最大栅电流应力 (即 p MOSFET最坏退化情况 )下 p MOSFET栅电流的退化特性 .实验发现 ,在最大栅电流应力下 ,p MOSFET栅电流随应力时间会发生很大下降 ,而且在应力初期和应力末期栅电流的下降规律均会偏离公认的指数规律 .给出了所有这些现象的详细物理解释 ,并在此基础上提出了一种新的用于 p MOSFET寿命评估的栅电流退化模型     

Refinement of the Subthreshold Slope Modeling for Advanced Bulk CMOS Devices

We present here a simple analytical model of the subthreshold slope of CMOS devices that successfully describes the long-channel plateau, the initial improvement for medium gate lengths, and the final degradation for short gate lengths. The model is based on the voltage-doping transformation (VDT) that leads to a new term in the subthreshold slope expression, explaining the degradation of the slope at very short channels. The potential minimum at the virtual cathode was expressed using a semiempirical expression that allows our model to fit to data that were extracted from simulation in a wide range of device parameters. Finally, the new slope model successfully reproduced experimental data that were measured on devices based on 90- and 65-nm technologies, demonstrating the validity of our model for advanced bulk CMOS technologies.     

一种基于退化数据的元器件可靠性定量检验方法研究

针对高可靠元器件可靠性鉴定中缺乏可靠性级别定量评价的问题,基于失效物理,分析了键合强度参数退化及失效判据,并给出了退化模型的数学表达和参数估计方法,研究基于退化量分布的可靠性定量检验方法,并采用AD厂家的AD524SD作为试验器件,进行了相应的试验分析和验证。结果表明,提出的高可靠性级别器件鉴定检验方法具有很好的工程适用性和应用价值。