多点曲率补偿的带隙基准电压源设计方法

提出了一种对带隙基准电压进行多点曲率补偿的新思路,给出了它的设计原理、推导过程和一种实现电路.与传统的曲率校正方法不同,分布式曲率补偿着眼于在整个温度范围内寻找多个基准输出电压对温度的一阶导数的零点,从而限定基准输出电压随温度变化曲线的幅度,使曲线更平缓,达到提高曲率补偿效果的目的.采用ST公司的0.18μm CMOS工艺对实现电路进行了电路模拟,结果表明,在-45～120℃的温度范围内,采用该方法设计的带隙基准电源的温度系数仅为1ppm/℃.     

一种低压I2PTAT曲率校正CMOS带隙基准源的设计

基于Chrt 0．35μm CMOS工艺，采用一级温度补偿电压作为温度曲率校正电压，设计了一个类似I^2 PTAT电流产生电路，获得了一个电路结构简单，性能更佳的带隙基准源。经过Hspice仿真，仿真结果表明电路可以在-10—110范围内，平均温度系数约6ppm／℃，最低工作电压为1V左右，获得了一个高性能的带隙基准电压源。该带隙基准源可应用于高精度模数转换器（ADC）、数模转换器（DAC）和系统集成芯片（SOC）中。     

多点曲率补偿的带隙基准电压源设计方法

提出了一种对带隙基准电压进行多点曲率补偿的新思路,给出了它的设计原理、推导过程和一种实现电路.与传统的曲率校正方法不同,分布式曲率补偿着眼于在整个温度范围内寻找多个基准输出电压对温度的一阶导数的零点,从而限定基准输出电压随温度变化曲线的幅度,使曲线更平缓,达到提高曲率补偿效果的目的.采用ST公司的0.18μm CMOS工艺对实现电路进行了电路模拟,结果表明,在-45～120℃的温度范围内,采用该方法设计的带隙基准电源的温度系数仅为1ppm/℃.     

一个1.2 V,9 ppm/℃的CMOS带隙电压基准源

基于传统CMOS带隙电压基准源电路的分析,结合曲率补偿技术设计了一种带衬底驱动运算放大器的低电源电压的电压基准源电路,主体电路采用电流模式基准源结构,并结合所采用的衬底驱动运放作为基准源的负反馈运放。整个电路采用0.5μm标准CMOS工艺实现,在电源电压1.2 V的条件下用HSpice进行仿真,仿真结果表明输出基准电压在-40~120℃范围内温度系数为9 ppm/℃。     

一种采用二次曲率补偿的带隙基准源

基于二次曲率补偿的基本原理,提出一种高精度的采用二次曲率补偿的新型带隙基准源电路,产生二次温度补偿量对传统的带隙基准源进行校正,获得更小的温度系数。该电路采用0.6μm的CMOS工艺实现。经过Spectre仿真,结果表明在-50~ 125℃的温度范围内,基准电压源的平均温度系数为4.47 ppm/℃。该基准源可以被应用于各种高精度的模拟和混合集成电路。     

基本电子电路

TN7 2007010969一种新的CMOS带隙基准电压源设计/徐静平,熊剑波,陈卫兵(华中科技大学电子科学与技术系)//华中科技大学学报(自然科学版).―2006,34(2).―36～38.设计了一种新的CMOS带隙基准电压源。通过采用差异电阻间温度系数的不同进行曲率补偿,利用运算放大器进行内部负反馈,设计出结构简单、低温漂、高电源抑制比的CMOS带隙基准电压源。仿真结果表明,在VDD=2V时。电路具有4.5×10-6V/℃的温度特性和57dB的直流电源抑制比,整个电路消耗电源电流仅为13μA。图3表1参4     

一种高性能CMOS带隙电压基准源设计

采用一级温度补偿和电阻二次分压技术设计了一种高性能CMOS带隙电压基准源电路,其输出电压为0.20～1.25V,温度系数为2.5×10-5/K.该带隙电压基准源电路中的深度负反馈运算放大器为低失调、高增益的折叠型共源共栅运算放大器.采用Hspice进行了运算放大器和带隙电压基准源的电路仿真,用TSMC 0.35μm CMOS工艺实现的带隙基准源的版图面积为645μm×196μm.     

宽温度范围高精度带隙基准电压源的设计

为了满足市场对宽温度范围、高精度带隙基准电压源的需求,本文设计制作了一种新型带隙基准电压电路。设计采用多点曲率补偿技术,在温度较低时采用指数频率补偿,高温时采用亚阈值指数曲率补偿。采用电压-电流转换器对分段补偿电流在输出端进行整合,进而在-55~150℃的温度范围内进行补偿,得到低温度系数的基准电压。设计的电路采用CSMC 0.5μm CMOS工艺验证,结果表明:5V电源电压下,输出1.25V的基准电压;在-55~150℃的温度范围内温度系数为2.5×10~(-6)/℃,在低频时,PSRR为-66dB。带隙基准电压源芯片面积为0.40mm×0.45mm。     

一个低压高阶曲率补偿的CMOS带隙基准电压源的设计

运用带隙基准的基本原理,采用0.6μm的CMOS工艺,对一个低压高阶曲率补偿的高性能CMOS带隙基准电压源进行研究,并结合所提出电路给出了高阶曲率补偿的数学表达式。Cadence软件仿真结果显示:电源电压最低可为1.2 V,在-20~100℃温度范围内,输出电压为0.6 V,温度系数为9.1 ppm/℃,即基准输出电压随温度变化不超过±0.1%。低频(f=1 kHz)时PSRR为-78 dB。在室温电源电压为1.2 V时总功耗约为38μW。整个带隙基准电压源具有良好的综合性能。     

具有负反馈的分段曲率校正CMOS带隙基准源

提出了一种新型带有负反馈的分段曲率校正带隙电压基准源,该基准源的主要特色是利用温度相关的电阻比技术获得一个分段曲率校正电流,校正了一阶带隙基准源的非线性温度特性.该分段线性电流产生电路还形成了一个负反馈,以改善带隙基准源的电源抑制和线性调整率.测试结果表明:在2.6V电源电压下,该基准源在没有采用校正的条件下,在-50～125℃温度范围内实现了最大21.2ppm/℃温度系数,电源抑制比为-60dB.在2.6～5.6V电源电压下的线性调整率为0.8mV/V.采用中芯国际(SMIC)0.35μm5Vn阱数字CMOS工艺成功实现,有效芯片面积0.04mm2,其总功耗为0.18mW.该基准源应用于3,5V兼容的光纤接收跨阻放大器.     

CMOS带隙基准源研究现状

带隙基准源是集成电路中的重要单元,输出不随温度、电源电压变化的基准电压或电流.简单介绍了CMOS带隙基准源的基本工作原理;指出了限制其性能的主要因素;分析了低电源电压、低功耗、高精度和高PSRR四种类型的CMOS带隙基准源.     

一个高精度低温漂的带隙基准源

文章对传统典型CMOS带隙电压基准源电路分析和总结,重点分析了温度补偿原理。在对传统温度补偿技术改进的基础上,采用低失调电压运算放大器,融合了熔丝烧写调整电压技术,提出了一个温漂低于15×10-6℃-1的改进型带隙基准源电路。整个电路采用CSMC0.5μm工艺设计,采用Hspice进行仿真。为补偿工艺偏差,输出电压及输出电压的温漂均可通过铝熔丝烧写来调整。     

Sub-1 V band-gap based and MOS threshold-voltage based voltage references in 0.13 µm CMOS

Portable and implantable device applications require low supply voltage reference circuits due to increasing trend for lower power requirements. Voltage references have been proposed for operation below 1 V for CMOS and a comprehensive analysis of the behavior of the different topologies is needed for ultra-low power designs, in order to select the right circuit topology for a given requirement. This work compares two major classes of voltage reference topologies: threshold voltage (V_T0)-based and (V_G0) bandgap voltage-based reference circuits. Four different topologies of voltage-reference designs with 1-V supply were designed and fabricated in 130 nm CMOS process. Monte Carlo analysis shows the variability of the references and of their temperature coefficients (TC), and the results are compared to measured samples. Simulations and measurements show that the threshold voltage-based references are more susceptible to the variations in the CMOS fabrication process.     

一种输出可调CMOS能隙基准源电路的设计

从分析典型的能隙基准电路的一般原理入手，重点讨论了一种输出可调节的CMOS能隙基准电路的设计。通过增加一些辅助电路，提高了电路的电源抑制比。简单介绍了电路中双极晶体管在CMOS工艺中的实现方法。所设计的电路具有输出可调的功能和良好的温度特性。     

一种带隙基准电压源设计

基准电压源是在电路系统中为其它功能模块提供高精度的电压基准,它是模拟集成电路和混合集成电路中非常重要的模块。文中主要研究了带隙基准基本原理的基础上,设计了一款应用于折叠插值ADC中粗量化电路部分CMOS带隙基准源。最后通过Pspice仿真给出了实验仿真的结果。     

一种低压CMOS LDO稳压电源电路

提出了一种低压CMOS LDO稳压电源电路。与常规CMOS LDO稳压电源电路相比,该电路有两个主要特点:引入了低压带隙基准电路;将带隙基准电路置于串联稳压管后端。通过上述设计,提出的稳压电源电路能在输出电压较低的情况下提供较稳定的输出,同时也能提供稳定的偏置电压及具有较高PSRR的基准输出。对电路进行了仿真,并给出了仿真结果。     

低压CMOS带隙电压基准源设计

在对传统典型CMOS带隙电压基准源电路分析和总结的基础上,综合一级温度补偿、电流反馈技术,提出了一种1-ppm/°C低压CMOS带隙电压基准源。采用差分放大器作为基准源的负反馈运放,简化了电路设计。放大器输出用作电路中PMOS电流源偏置,提高了电源抑制比(PSRR)。整个电路采用TSMC0.35μmCMOS工艺实现,采用HSPICE进行仿真,仿真结果证明了基准源具有低温度系数和高电源抑制比。     

CMOS带隙基准电压源的设计

许多模拟电路需要性能较好的带隙基准电压源,如ADC,DAC等.对工艺、电源电压、负载变化不敏感的带隙基准电压源在模拟电路中得到了广泛的应用.现详细分析并说明了设计这样的带隙基准电压源电路需要考虑的问题.     

An area and power optimization technique for CMOS bandgap voltage references

This article explores the main tradeoffs in design of power and area efficient bandgap voltage reference (BGR) circuits. A structural design methodology for optimizing the silicon area and power dissipation of CMOS BGRs will be introduced. For this purpose, basic equations of the bandgap circuit have been adapted such that can simply be applied in the optimization process. To improve the reliability of the designed circuit, the effect of amplifier offset has been also included in the optimization process. It is also shown that the minimum achievable power consumption and area are highly depending on the fabrication process parameters especially sheet resistivity of the available resistors in the technology and also the area of bipolar transistors. The proposed technique does not depend on a special process and can be applied for designing bandgap reference circuits with different topologies.     

Statistical Analysis and Optimization of a Bandgap Reference for VLSI Applications

Voltage and current references are widely needed for all kinds of integrated circuits, as most applications require temperature-independent references with a high reproducibility in mass production. For this purpose normally bandgap references are used. Though it is a common task to set up an application specific bandgap circuit, handling of the statistical design aspects is often not a standardized step in the design flow. This article describes some of the steps that were taken during the design of a bandgap reference for a given VLSI application. All statistical simulations were carried out with the simulation tool GAME (General Analysis of Mismatch Effects) which is used at Infineon/Düsseldorf since 1999.