一种新型7.5GHz 3.4mA相位切换三模预分频器

提出了一种新型基于相位选择结构的三模预分频器,与传统结构相比,提供了更多可选的分频比和更宽的输出频率覆盖范围,同时不增加电路复杂度与功耗,可以应用于支持多种无线标准的超高频频率合成器.设计采用了TSMC 0.18μm Analog/RF CMOS工艺,电源电压2.0V.仿真结果表明,电路最高工作频率为7.5GHz,最大电流消耗小于3.4mA.     

SAR A/D转换器中电容失配问题的分析

在逐次逼近型(SAR)A/D转换器的设计过程中,电容网络的匹配精度对A/D转换器系统精度有着至关重要的影响。详细推导了电容失配误差与A/D转换器精度的关系表达式,给出了严密的理论证明,为电路设计人员选择工艺、版图方式、电路结构和电容大小提供了有力的理论基础。此论证方式也适用于电阻网络等其他二进制加权网络的精度计算。     

单片机振荡模块起振条件的研究

本文介绍了如何计算放大器的最小跨导,它是确保整个振荡模块在使用特定外部零件的情况下能够起振的重要参数;同时,给出了测量方法,以验证放大器的跨导是否已满足最低的要求.     

全差分高速低电压锁存比较器的设计

全差分锁存比较器在各种模数转换器中有着广泛的应用，其失调电压对于模数转换的精度有着直接的影响。本文提出了一种全差分高速低电压锁存比较器，着重对其失调电压和速度进行了优化。在0．2μm标准CMOSIHP工艺条件下，采用了Cadence Spectre进行了仿真，结果表明，当工作频率为200MHz，供电电压为1．5V，延时仅为1．81ns，失调电压为27．69mV。     

一种6GHz 831μA除以10/11双模分频器

本文基于目前流行的TSPC高速电路,利用状态机原理提出了一种可实现任意分频比的射频双模预分频器电路;并且提供了分频比为10/11的具体实现电路。在这个除以10/11分频器当中,基本的D触发器单元采用了目前流行的高速TSPC与E-TSPC结构,同时具备低功耗和高输入频率的特点。电路采用SMIC0.18μ mRFCMOS工艺,利用Cadence Spectre仿真显示,采用1.8V电源电压供电,环境温度为27℃时,最高的工作频率可达到6GHz,此时整个分频器消耗的电流仅为831μA。     

CMOS带隙基准电压源的设计

许多模拟电路需要性能较好的带隙基准电压源,如ADC,DAC等.对工艺、电源电压、负载变化不敏感的带隙基准电压源在模拟电路中得到了广泛的应用.现详细分析并说明了设计这样的带隙基准电压源电路需要考虑的问题.     

降压PWM DC/DC开关稳压系统仿真分析

集成CMOS脉冲宽度调制开关电源系统因为高效率、高集成度等优点在通信、计算机系统方面被广泛应用.文中通过分析建立一个PWM DC/DC稳压系统的闭环响应传输函数,研究如何在瞬态响应速度和稳定性方面进行取舍;在此基础上用Matlab建立小信号模型仿真,并通过Hspice 实现仿真验证.     

应用于USB2.0的CMOS锁相环设计

以应用于USB2.0接收端的480MHz锁相环作为设计实例,阐述了锁相环集成电路设计的要素,给出了模块设计思路和仿真波形,并比较了集成电路和印制板电路锁相环的设计方法,展示两种设计思路上的共性和差异.     

二级运放建立时间与相位裕度的分析与优化

提出了一种分析两级运算放大电路建立时间和相位裕度的方法.该方法主要是通过对二级运算放大器的小信号分析,找出建立时间与相位裕度的关系,然后通过计算机仿真得出最短建立时间的相位裕度.仿真结果显示,在相位裕度为55.2°～72.85°时,建立时间能够取到最小值.最后,在已知最优化相位裕度的基础上,得出补偿电容CC的关系式,从而可以更好更方便地去设计两级运算放大器.     

压控振荡器相位噪声的一种建模研究方法

电感电容压控振荡器（LC-VCO）是无线收发电路中的重要单元,它的频谱纯洁度将直接影响频率合成后的信号频谱,所以相位噪声是VCO的最重要的指标之一。提出了一种研究LC-VCO相位噪声的方法,使用VerilogA语言建立可控噪声和可控寄生电容的晶体管模型,通过用所建立的模型代替原有的spice晶体管模型来构成LC-VCO电路并进行仿真,能够对噪声和寄生电容进行开关控制,从而观察不同的噪声源以及不同的寄生特性对电路相位噪声的影响。使用该晶体管模型,仿真验证了噪声滤波理论中差分对管结电容对最优电感值选取的影响以及滤波电感对白噪声和闪烁噪声不同的抑制作用。