0.1μm槽栅CMOS器件及相关特性

通过实验成功得到了0.1μm槽栅结构CMOS器件,验证了理论结果的正确性,表明这是一种优良的小尺寸器件结构.该槽栅器件具有阈值电压漂移较小及较好抑制短沟道效应的特点,并分析了目前器件驱动电流较小的原因及解决办法.     

电路参数的多目标优化设计

从电路的多目标优化设计的角度出发，详细介绍了以理想点法为基础的改进型理想点法，给出了改进的评价函数模型和加权系数的确定方法，并将新算法用于电路的多目标优化设计中，以彩电遥控器电路为例进行了优化设计。     

IC真实缺陷的骨架提取方法

在集成电路制造中，光刻工艺(尤其是工艺引入的缺陷)直接影响生产的成品率．光刻工艺涉及的缺陷形状多种多样，提取缺陷并将之分类对于提高电路制造成品率是重要的．由于缺陷的骨架是描述缺陷形状及识别缺陷的重要特征，故提出一种集成电路真实缺陷骨架的提取方法，通过定义LS空间的特征值聚类分割集成电路彩色图像，使用小波分解分割集成电路灰度图像，然后基于数学形态学方法滤除分割图像的噪音并提取出缺陷的骨架．实验结果表明该方法使集成电路真实缺陷形状描述简单，从而为缺陷检测与分类提供了准确的依据．     

DSP芯片中全加器电路的优化设计

全加器在DSP芯片中是一个非常重要的逻辑器件,在DSP芯片内部存在着大量的加法器,通过对加法器的优化设计,可以使DSP芯片的性能得到提高.在本文中以CPL结构(Complementary pass transistor logic)加法器为基础提出了一种优化的加法器结构.并且通过HSPICE仿真,对28个晶体管的CMOS加法器、传统的CPL加法器和改进型的CPL加法器进行了比较.仿真的结果表明:改进型CPL加法器在功耗和延时等特性上比传统的28-T CMOS结构加法器和一般的CPL结构加法器有较大的提高.     

基于漏区边界曲率分析的射频RESURF LDMOS耐压与导通电阻优化

分析了漏区边界曲率半径与射频RESURF LDMOS击穿电压的关系,指出漏区边界的弯曲对RESURF技术的效果具有强化作用.理论分析与模拟结果表明,满足RESURF条件时,提高漂移区掺杂浓度或掺杂深度的同时相应减小漏区边界的曲率半径,可以在维持击穿电压不变的前提下,明显降低导通电阻.     

铟量子点实现单电子晶体管方法

研究了一种新型的铟量子点单电子晶体管，它是利用电子束直写系统的高分辨率和分子束外延设备的高度可控生长方法得到的．实现了在纳米电极间隙上生长铟量子点．该结构由量子点充当单电子晶体管的库仑岛，构成了多岛结构的单电子晶体管．     

小规模频繁子电路的规律性预提取算法

针对数字IC规律性提取算法复杂度过高的问题,提出一种逐级对根节点进行分类的算法.通过对频繁边的直接扩展,实现了小规模频繁子电路的快速提取;利用门级电路中小规模频繁子电路与大规模频繁子电路间的结构依赖性,解决了候选子电路生成时根节点组合爆炸的问题.实验结果表明,该算法能够降低根节点的数量,使支持度高的候选子电路得到优先提取,并显著地减少了规律性提取的时间.     

深亚微米nMOSFET器件的总剂量电离辐射效应

选取了采用0.25μm工艺的两组器件进行研究.通过对这两种器件关态泄漏电流、跨导和栅电流等电学参数进行分析,得出当器件发展到深亚微米阶段时,影响其辐射效应的主要原因是场氧化层中的陷阱电荷.并对相关机理进行了分析和仿真验证.     

深亚微米槽栅PMOSFET短沟道效应的模拟研究

基于流体动力学能量输运模型，首先研究了槽栅器件对短沟道效应的抑制作用，接着研究了不同衬底和沟道杂质浓度的深亚微米槽栅PMOSFET对短沟道效应抑制的影响，同时与相应平面器件的特性进行了对比。研究结果表明，槽栅器件在深亚微米和超深亚微米区域能够很好地抑制短沟道效应，且随着衬底和沟道掺杂浓度的升高，阈值电压升高，对短沟道效应的抑制作用增强，但槽栅器件阈值电压变化较平面器件小。最后从内部物理机制上对研究结果进行了分析和解释。     

碳化硅异质外延薄膜生长及表面缺陷研究

讨论了引入Ⅲ-V族氮化物为蓝宝石与碳化硅中间的缓冲层，用常压气相外延手段在蓝宝石/Ⅲ-V族氮化物复合衬底上异质外延碳化硅薄膜的过程，在C面（0001）蓝宝石上成功地生长出Sic薄膜，扫描电子显微镜显示薄膜表面连续，光滑，证明良好的氮化物缓冲层对碳化硅薄膜异质生长具有重要的意义，同时在表面发现直径为1-10μm的六角形缺陷，对缺陷面密度与工艺参数的关系进行了分析，并对缺陷产生的机理进行了探讨，认为反应产生物的腐蚀是产生六角形缺陷的来源。