一种适用于射频电子标签的低电压低功耗振荡器

提出了一种适合射频电子标签应用的振荡器设计方法．针对低电压低功耗的要求，选择了比较简单的振荡器结构，通过调节电流的方法来调节振荡器的输出频率．输出电流与电源无关的偏置电路设计保证了振荡器输出频率的稳定，低功耗的二进制权电流电路提供了很小的寄生参数、较高的电流精度和很小的芯片面积．芯片在Chartered 0.35μm CMOS工艺流片，电源电压为1.2～2V，环形振荡器消耗的平均电流约为6.5μA．     

一种低功耗高稳定性晶体振荡器芯片的设计

分析了传统Pierce振荡器不足,提出了改进型的振荡器结构,并基于0.35 μm CMOS工艺,设计实现了一款低功耗高稳定性的晶体振荡器芯片.芯片有两种工作模式:正常工作模式和低功耗模式.测试结果表明,在电源电压为5 V、振荡频率为30 MHz、负载电容15 pF时,芯片消耗总电流低于5 mA,振荡电路消耗电流仅为0.6 mA,输出占空比为50±0.8%的方波信号,其频率随电源电压的变化率仅为0.5×10-6.引入低功耗模式,振荡器消耗电流降低至3μA以下,和传统结构相比,功耗降低了60%,频率随电压稳定性提高了10倍.     

一种新的2.45GHz频率综合器设计与实现

提出了一种新的基于数字FLL的高速、低功耗2.45GHz频率综合器结构,它由鉴频器、数字控制电路、电流控制振荡器组成.它采用高速鉴频器对振荡器输出信号计数实现鉴频,数字控制电路根据鉴频结果调节振荡器输出信号频率来实现输出信号频率与目标频率的锁定.高速分频器基于异步计数结构,降低了内部模块工作频率,使得系统性能稳定;数字控制电路采用逐次逼近算法,使得锁定速度快;基于差分电流饥饿延迟单元的电流控制振荡器采用电流-电容双控模式,使得输出频率调节范围宽、精度高.该电路结构简单,易于实现,版图面积为13 200μm2.在0.18μm工艺下,仿真结果显示,其锁定时间为14μs;输出频率调节范围为1~4.5GHz;输出频率锁定2.450GHz;功耗为4.622mW.     

一种单片低功耗电荷泵电源管理电路的设计

基于0.6 μm BiCMOS工艺,设计了一款高精度电荷泵电源管理芯片.该芯片利用2倍压电荷泵电源转换原理,芯片内部集成了具有优异频率响应的振荡器电容,施密特触发器提供内部精准频率,PFM调制提供稳定的输出电压.测试结果表明,芯片输入电压范围为2.7～5.5V,输出电压为5V,电压纹波小于20 mV,内部振荡频率为700 kHz,低功耗模式时电流仅为6.73 μA.     

D类音频功放中电流控制振荡器的设计

基于N阱0．5μmDPTM CMOS工艺,完成了D类音频功放中电流控制振荡器的设计。首先分析了电流控制振荡器的工作原理,然后着重介绍了振荡器的设计。仿真结果表明,5V电源电压下振荡器的频率为250kHz,温度在-40-120℃,电源电压在3-5V范围内,频率随温度和电源电压的改变很小,仅为4％。该电路应用于某款D类音频功放芯片。     

用于超高频RFID电子标签的高稳定低压低功耗振荡器的设计

稳定性、低功耗振荡器是超高频RFID芯片设计所关心的问题,设计了能够依据片内RC常数来调节频率的新型振荡器,提高了输出频率的准确性和稳定性,同时满足低压低功耗要求.基于SMIC 0.18 μm Mixed Signal 模型库对电路进行了仿真,工作电压为1.4 V,输出频率1.92 MHz,振荡器的频率偏差不超过2%,消耗的总功耗约为2 μW.     

一种低功耗全差分交叉耦合环形振荡器设计

提出了芯片内部振荡器的一种设计方案,该振荡器采用了全差分环形振荡器的结构,其延迟单元使用了共模反馈和交叉耦合晶体管对对频率进行调节校准,抑制相位噪声能力强。还提出了一种新型的基准源结构,这种结构产生的电流温漂系数小、电源抑制比高。该设计基于CSMC 0.35μm CMOS工艺,测试结果表明,在3.3V的低电源电压下,振荡频率抖动范围很小,中心频率在11.4MHz,功耗仅为1.4mW。     

一种超低功耗RC振荡器设计

基于SMIC 55 nm CMOS工艺,设计并制备了工作在1.2V电源电压下的超低功耗RC振荡器.该振荡器主要包括运算放大器、压控振荡器(VCO)、基准电流源、低温漂电阻和可修调开关电容以及非交叠时钟产生电路.该振荡器用工作在亚阈值区的运算放大器和VCO取代了传统单比较器型RC振荡器中的比较器,显著降低了功耗;用开关电容取代了充放电电容,并且将输出时钟的频率转换成了阻抗,与参考电阻进行比较.利用负反馈环路锁定了输出时钟信号频率,从而得到了稳定的时钟信号.测试结果表明,1.2V电源电压、27℃环境下,该RC振荡器的输出时钟信号频率为32.63 kHz,功耗为65 nW;在-10 ～ 100℃,其温度系数为1.95×10-4/℃;在0.7～1.8 V电源电压内,其电源电压调整率为3.2％/V.芯片面积为0.168 mm2.     

一种基于电容充放电的低功耗时钟发生器

基于SMIC 0.18μm CMOS工艺,设计了一种基于电容充放电的新型低功耗时钟发生器。为了减小温度变化引起的频率波动,设计了负温度系数偏置电路。采用了传统的占空比调节电路,可调节振荡波形的占空比。仿真结果显示,在3.3 V电源电压下,该振荡器可以稳定输出7.16 MHz频率的信号,相位噪声为-104.4 dBc/Hz,系统功耗为1.411 mW,其中环形振荡器功耗为0.811 mW。在-40℃～110℃温度变化范围内,振荡器的频率变化为7.116～7.191 MHz,容差在1.05%以内。同其他时钟发生器相比,该电路具有结构简单、功耗低,以及在宽温度范围内具有较高的频率稳定性等显著特点,能够满足芯片的工作要求,为芯片提供稳定时钟。     

一种用于轨到轨运算放大器的新型频率补偿结构

针对有源OLED面板驱动芯片源驱动模块对高速低功耗运算放大器的要求,基于高阶系统频率补偿理论和小信号建立理论,通过结合共栅共源密勒(Cascode Miller)补偿和输出零点补偿,提出一种用于轨到轨高速低功耗运算放大器的新型频率补偿方法,只需很小的密勒补偿电容和静态工作电流,就可以高速、稳定地驱动大电容负载.采用0.18μmCMOS数模混合信号工艺,通过EDA软件仿真,结果表明,在4V电源电压和20pF负载电容下,该运算放大器的轨到轨建立时间为0.76μs,静态工作电流仅为2.6μA,相位裕度为55°,只需要120fF的密勒补偿电容.     

一种低功耗宽带低噪声放大器

设计了一种应用于无线传感网的低功耗宽带低噪声放大器。通过使用电容交叉耦合的共栅放大器结构来提高增益,同时实现宽带输入阻抗匹配。运用PMOS和NMOS层叠结构实现电流复用,降低了功耗。该低噪声放大器采用0.18 μm SMIC CMOS工艺设计。后仿真结果表明,该放大器在1.8 V电源供电下的功耗仅为0.712 mW,在3 dB带宽0.043~1.493 GHz范围内的峰值增益为20.44 dB,最小噪声系数为4.024 dB,输入3阶交调点为-3.73 dBm。     

一种低压低功耗有源电感

提出了一种低压低功耗有源电感(LVLPAI)。它由新型正跨导器、负跨导器以及电平转换模块构成。其中,电平转换模块与新型正跨导器的输入端和负跨导器的输出端连接,同时,新型正跨导器采用了PMOS晶体管,并将栅极和衬底短接,最终使得有源电感可在低压下工作,且在不同频率下具有低的功耗。基于0.18 μm RF CMOS工艺进行性能验证,并与传统AI进行对比。结果表明,LVLPAI和传统AI比较,在1.5 GHz、2.7 GHz、4.4 GHz这三个频率处分别取得三个电感值3 326 nH、1 403 nH、782 nH的条件下,前者和后者的工作电压分别为0.8 V、1 V、1.2 V和1.5 V、1.6 V和1.7 V,分别下降了46.7%、37.5%、29.4%;功耗分别为0.08 mW、0.25 mW、0.53 mW和0.14 mW、0.31 mW、0.62 mW,分别下降了42.9%、19.4%、14.5%。     

低压、低功耗SOI电路的进展

最近 IBM公司在利用 SOI(Silicon- on- insulator)技术制作计算机中央处理器 (CPU)方面取得了突破性的进展 ,该消息轰动了全世界。SOI电路最突出的优点是能够实现低驱动电压、低功耗。文中介绍了市场对低压、低功耗电路的需求 ,分析了 SOI低压、低功耗电路的工作原理 ,综述了当前国际上 SOI低压、低功耗电路的发展现状。     

一种低抖动低杂散的亚采样锁相环

设计了一个5.156 25 GHz低抖动、低杂散的亚采样锁相环,使用正交压控振荡器产生4路等相位间隔时钟。分析了电荷泵的杂散理论,使用差分缓冲器和互补开关对实现了低杂散。使用Dummy采样器和隔断缓冲器,进一步减小了压控振荡器对杂散的恶化。该亚采样锁相环在40 nm CMOS工艺下实现,在1.1 V的供电电压下,功耗为7.55 mW;在156.25 MHz频偏处,杂散为-81.66 dBc;亚采样锁相环输出时钟的相位噪声在10 kHz~100 MHz区间内积分,得到均方根抖动为0.26 ps。     

一种低功耗双频段低噪声放大器

基于TSMC 0.18 μm CMOS工艺,设计并实现了一种双频段低噪声放大器(DB-LNA)。在输入级中,采用了2个LC并联谐振网络串联结构,结合PMOS管的源极负反馈电感,实现了DB-LNA在双频段的输入阻抗匹配。在放大级中,采用CMOS互补共源放大结构和电流复用技术,在提高系统增益的同时,实现了DB-LNA的低功耗。在输出级中,采用NMOS晶体管作电流源的源跟随器,对信号电压进行缓冲,实现了输出阻抗匹配。利用ADS进行仿真验证,结果表明,该低噪声放大器在1.9 GHz和2.4 GHz 2个工作频段下,其增益(S₂₁)分别为26.69 dB和20.12 dB;输入回波损耗(S₁₁)分别为-15.45 dB和-15.38 dB;输出回波损耗(S₂₂)分别为-16.73 dB和-20.63 dB;噪声系数(NF)分别为2.02 dB和1.77 dB;在3.5 V的工作电压下,静态功耗仅有9.24 mW。     

Low Voltage Low Power Single Ended Operational Transconductance Amplifier for Low Frequency Applications

Wireless Personal Communications - This paper presents the designing of a low voltage low power single ended operational transconductance amplifier (OTA) for low frequency application. The designed...     

改进结构的低压低功耗CMOS带隙基准源

提出了一种低电压、低功耗、中等精度的带隙基准源,针对电阻分流结构带隙基准源在低电源电压下应用的不足作出了一定的改进,整体电路结构简单且便于调整,同时尽可能地减少了功耗.该电路采用UMC 0.18 μm Mixed Mode 1.8 V CMOS工艺实现.测试结果表明,电路在1 V电源电压下,在-20～30℃的温度范围内,基准电压的温度系数为20×10-6/℃,低频时的电源电压抑制比为-54 dB,1 V电源电压下电路总功耗仅为3μW.     

低压低功耗Sigma-Delta调制器综述

在低供电电压下,Sigma-Delta调制器因信号摆幅的限制很难达到较高的精度和线性度。工作在低压弱反型区的MOS管限制了电路的速度、增益和MOS开关的性能。总结了近年来低压、低功耗Sigma-Delta调制器的研究成果。在Sigma-Delta调制器的结构与电路设计方面,介绍了离散和连续时间调制器在低压下面临的问题及解决方案。     

低延迟低电压电流比较器

设计了一种基于改进共源共栅电流镜的CMOS电流比较器,该比较器在1 V电压且电压误差±10%的状态下都正常工作,同时改进后的结构能够在低电压下取得较低的比较延迟。电路的输入级将输入的电流信号转化为电压信号,电平移位级的引入使该结构能够正常工作在不同的工艺角和温度下,然后通过放大器和反相器得到轨对轨输出电压。基于SMIC 0.18μm CMOS工艺进行了版图设计,并使用SPECTRE软件在不同工艺角、温度和电源电压下对电路进行了仿真。结果表明,该电路在TT工艺角下的比较精度为100 nA,平均功耗为85.53μW,延迟为2.55 ns,适合应用于高精度、低功耗电流型集成电路中。     

一种增益可调节的MB-LPC-LNA

采用低噪声有源电感,设计了一种增益可调节的MB-LPC-LNA。在输入级,采用带有噪声抵消支路的有源电感,实现了不同频率下输入阻抗匹配与输入噪声的匹配;放大级采用共射共基-共射电流复用结构,实现了低功耗;在输出端使用了一个电阻负载,实现了输出阻抗匹配。基于Jazz 0.35 μm SiGe BiCMOS工艺库,采用射频集成电路设计工具ADS,对该MB-LPC-LNA的性能进行验证。结果表明,在3.6 GHz和5.6 GHz两个频带下,该LNA的输入输出匹配良好,输入回波损耗分别为-21.9 dB和-21.7 dB,输出回波损耗分别为-23.5 dB和-16.0 dB;反向隔离度良好,均小于-80 dB;噪声性能良好,噪声系数分别为4.33 dB和4.51 dB;电压放大性能良好,增益分别为23.7 dB和23.9 dB;功耗较低,分别为14.9 mW和15.4 mW;线性度良好,IIP3和OIP3分别为-9 dBm和13 dBm。