一种适用于射频电子标签的低电压低功耗振荡器

提出了一种适合射频电子标签应用的振荡器设计方法.针对低电压低功耗的要求,选择了比较简单的振荡器结构,通过调节电流的方法来调节振荡器的输出频率.输出电流与电源无关的偏置电路设计保证了振荡器输出频率的稳定,低功耗的二进制权电流电路提供了很小的寄生参数、较高的电流精度和很小的芯片面积.芯片在Chartered 0.35μm CMOS工艺流片,电源电压为1.2～2V,环形振荡器消耗的平均电流约为6.5μA.     

一种低功耗高稳定性晶体振荡器芯片的设计

分析了传统Pierce振荡器不足,提出了改进型的振荡器结构,并基于0.35 μm CMOS工艺,设计实现了一款低功耗高稳定性的晶体振荡器芯片.芯片有两种工作模式:正常工作模式和低功耗模式.测试结果表明,在电源电压为5 V、振荡频率为30 MHz、负载电容15 pF时,芯片消耗总电流低于5 mA,振荡电路消耗电流仅为0.6 mA,输出占空比为50±0.8%的方波信号,其频率随电源电压的变化率仅为0.5×10-6.引入低功耗模式,振荡器消耗电流降低至3μA以下,和传统结构相比,功耗降低了60%,频率随电压稳定性提高了10倍.     

D类音频功放中电流控制振荡器的设计

基于N阱0．5μmDPTM CMOS工艺,完成了D类音频功放中电流控制振荡器的设计。首先分析了电流控制振荡器的工作原理,然后着重介绍了振荡器的设计。仿真结果表明,5V电源电压下振荡器的频率为250kHz,温度在-40-120℃,电源电压在3-5V范围内,频率随温度和电源电压的改变很小,仅为4％。该电路应用于某款D类音频功放芯片。     

一种新的2.45GHz频率综合器设计与实现

提出了一种新的基于数字FLL的高速、低功耗2.45GHz频率综合器结构,它由鉴频器、数字控制电路、电流控制振荡器组成.它采用高速鉴频器对振荡器输出信号计数实现鉴频,数字控制电路根据鉴频结果调节振荡器输出信号频率来实现输出信号频率与目标频率的锁定.高速分频器基于异步计数结构,降低了内部模块工作频率,使得系统性能稳定;数字控制电路采用逐次逼近算法,使得锁定速度快;基于差分电流饥饿延迟单元的电流控制振荡器采用电流-电容双控模式,使得输出频率调节范围宽、精度高.该电路结构简单,易于实现,版图面积为13 200μm2.在0.18μm工艺下,仿真结果显示,其锁定时间为14μs;输出频率调节范围为1~4.5GHz;输出频率锁定2.450GHz;功耗为4.622mW.     

一种单片低功耗电荷泵电源管理电路的设计

基于0.6 μm BiCMOS工艺,设计了一款高精度电荷泵电源管理芯片.该芯片利用2倍压电荷泵电源转换原理,芯片内部集成了具有优异频率响应的振荡器电容,施密特触发器提供内部精准频率,PFM调制提供稳定的输出电压.测试结果表明,芯片输入电压范围为2.7～5.5V,输出电压为5V,电压纹波小于20 mV,内部振荡频率为700 kHz,低功耗模式时电流仅为6.73 μA.     

一种低功耗全差分交叉耦合环形振荡器设计

提出了芯片内部振荡器的一种设计方案,该振荡器采用了全差分环形振荡器的结构,其延迟单元使用了共模反馈和交叉耦合晶体管对对频率进行调节校准,抑制相位噪声能力强。还提出了一种新型的基准源结构,这种结构产生的电流温漂系数小、电源抑制比高。该设计基于CSMC 0.35μm CMOS工艺,测试结果表明,在3.3V的低电源电压下,振荡频率抖动范围很小,中心频率在11.4MHz,功耗仅为1.4mW。     

用于超高频RFID电子标签的高稳定低压低功耗振荡器的设计

稳定性、低功耗振荡器是超高频RFID芯片设计所关心的问题,设计了能够依据片内RC常数来调节频率的新型振荡器,提高了输出频率的准确性和稳定性,同时满足低压低功耗要求.基于SMIC 0.18 μm Mixed Signal 模型库对电路进行了仿真,工作电压为1.4 V,输出频率1.92 MHz,振荡器的频率偏差不超过2%,消耗的总功耗约为2 μW.     

一种基于电容充放电的低功耗时钟发生器

基于SMIC 0.18μm CMOS工艺,设计了一种基于电容充放电的新型低功耗时钟发生器。为了减小温度变化引起的频率波动,设计了负温度系数偏置电路。采用了传统的占空比调节电路,可调节振荡波形的占空比。仿真结果显示,在3.3 V电源电压下,该振荡器可以稳定输出7.16 MHz频率的信号,相位噪声为-104.4 dBc/Hz,系统功耗为1.411 mW,其中环形振荡器功耗为0.811 mW。在-40℃～110℃温度变化范围内,振荡器的频率变化为7.116～7.191 MHz,容差在1.05%以内。同其他时钟发生器相比,该电路具有结构简单、功耗低,以及在宽温度范围内具有较高的频率稳定性等显著特点,能够满足芯片的工作要求,为芯片提供稳定时钟。     

一种高电源噪声抑制宽线性范围CMOS压控振荡器设计

给出了一种高电源噪声抑制、高线性范围CMOS压控振荡器的结构：电压调节器用于隔离外部电源以抑制高频与低频噪声．并提供稳定的内部电压给振荡器；振荡器部分则使用双环结构，同时采用改进的V-I电路，提高了VCO电压-频率转换特性的线性范围。在TSMC0．25μmN阱CMOSS工艺参数下仿真表明，VCO的输出频率范围为0．081GHz至1．53GHz．控制电压调节范围81％，线性度6．9％。当输出频率为1GHz时，电源电压变化1V引起的输出周期变化为3ps。     

一种无比较器的高精度RC振荡器设计

基于华虹0.18μm CMOS工艺，设计了一种无比较器的低温漂高精度RC振荡器。通过调整电流源的负温度系数电流补偿MOSFET阈值电压的温漂，保证输出频率在大温度范围内的高稳定性。通过提高电流源输出阻抗，提高振荡器的电压稳定性。采用数字修调技术矫正工艺偏差引起的频率误差。该振荡器由启动电路、CTAT电流源电路、电流镜电路、修调电路、竞争冒险消除电路和RC振荡电路六部分构成。因为没有采用比较器结构，所以在该振荡器中，不会出现由于比较器的传输延时与输入失调电压引起的非理想因素。采用Cadence进行电路仿真与验证，后仿真结果表明，该振荡器的典型频率为2 MHz,起振时间为5.1μs。在3～5 V电源电压变化范围内，频率偏差均在±0.55%以内；在-40～125℃温度范围内，输出频率随温度的变化率均在±1.2%以内，可适用于高精度的数模混合信号芯片。     

低压、低功耗SOI电路的进展

最近 IBM公司在利用 SOI(Silicon- on- insulator)技术制作计算机中央处理器 (CPU)方面取得了突破性的进展 ,该消息轰动了全世界。SOI电路最突出的优点是能够实现低驱动电压、低功耗。文中介绍了市场对低压、低功耗电路的需求 ,分析了 SOI低压、低功耗电路的工作原理 ,综述了当前国际上 SOI低压、低功耗电路的发展现状。     

一种低压低功耗有源电感

提出了一种低压低功耗有源电感(LVLPAI)。它由新型正跨导器、负跨导器以及电平转换模块构成。其中,电平转换模块与新型正跨导器的输入端和负跨导器的输出端连接,同时,新型正跨导器采用了PMOS晶体管,并将栅极和衬底短接,最终使得有源电感可在低压下工作,且在不同频率下具有低的功耗。基于0.18 μm RF CMOS工艺进行性能验证,并与传统AI进行对比。结果表明,LVLPAI和传统AI比较,在1.5 GHz、2.7 GHz、4.4 GHz这三个频率处分别取得三个电感值3 326 nH、1 403 nH、782 nH的条件下,前者和后者的工作电压分别为0.8 V、1 V、1.2 V和1.5 V、1.6 V和1.7 V,分别下降了46.7%、37.5%、29.4%;功耗分别为0.08 mW、0.25 mW、0.53 mW和0.14 mW、0.31 mW、0.62 mW,分别下降了42.9%、19.4%、14.5%。     

低电压低功耗CMOS 5Gb/s串行收发器

设计并实现了一种使用0.13μm CMOS 工艺制造的低电压低功耗串行收发器.它的核心电路工作电压为1V,工作频率范围为2.5~5GHz.发送器包括一个20:1的串行器和一个发送驱动器,其中发送驱动器采用了预加重技术来抵消传输信道对信号的衰减,降低信号的码间串扰.接收器包括一个输入信号预放大器,两个1:20的解串器以及时钟恢复电路.在输入信号预放大器中设计了一个简单新颖的电路,利用前馈均衡来进一步消除信号的码间串扰,提高接收器的灵敏度.测试表明,收发器功耗为127mW/通道.发送器输出信号均方根抖动为4ps.接收器在输入信号眼图闭合0.5UI,信号差分峰-峰值150mV条件下误码率小于10-12.     

改进结构的低压低功耗CMOS带隙基准源

提出了一种低电压、低功耗、中等精度的带隙基准源,针对电阻分流结构带隙基准源在低电源电压下应用的不足作出了一定的改进,整体电路结构简单且便于调整,同时尽可能地减少了功耗.该电路采用UMC 0.18 μm Mixed Mode 1.8 V CMOS工艺实现.测试结果表明,电路在1 V电源电压下,在-20～30℃的温度范围内,基准电压的温度系数为20×10-6/℃,低频时的电源电压抑制比为-54 dB,1 V电源电压下电路总功耗仅为3μW.     

低频低噪声放大器的屏蔽设计

在简要介绍噪声及干扰的基础上,详细分析了屏蔽的基本原理,进而提出一种多层屏蔽设计方法.在该测试系统中,选用6层屏蔽盒,屏蔽盒材料由外到内分别是铜和铁.实验测试表明,该方法抗干扰能力强,它为低频低噪声放大器的可靠使用和精确测量提供了保证.     

低压低功耗CMOS电流运算放大器的设计

设计了一种新型CMOS电流反馈运算放大器结构,通过在输出端采用电阻反馈,增强负载能力,利用MOS管实现串联电阻以消除补偿电容带来的低频零点.使用0.5 μm CMOS工艺参数,PSPICE模拟结果获得了与增益关系不大的带宽.电路参数为:80.7 dB的开环增益,266 MHz的单位增益带宽,62°的相位裕度,149 dB共模抑制比以及在1.2 V电源电压仅产生0.82 mW的功耗.     

一款用于驱动耳机的低噪声低功耗音频功率放大器的设计

报道了一款低噪声、低功耗、增益可调的音频功率放大器的设计. 该功率放大器在电源电压为5V，输入信号频率为1kHz，驱动负载为16Ω，输出功率为120mW时的总谐波失真仅为0.1%. 此音频功率放大器的增益允许以每台阶为15dB在+12~-34.5dB之间变化，共32个台阶，内部的放大器电路是该用于驱动耳机的音频功率放大器的核心. 介绍了功率放大器的电路结构、放大器的主要模块、最终版图和测试结果，最后此电路在上华0.6μm双层多晶硅、双层金属的CMOS工艺上实现.     

一种2.4 GHz低功耗可变增益低噪声放大器

设计了一种工作频率为2.4 GHz的低功耗可变增益低噪声放大器。针对不同的增益模式,采用不同的设计方法来满足不同的性能要求。在高增益模式下,通过理论分析,提出了一种新的定功耗约束条件下的噪声优化方法,考虑了栅匹配电感的损耗和输入端口的各种寄生效应,给出了简明而有效的设计公式和设计过程。在低增益模式下,提出了一种改进线性度的方法。采用TSMC 0.18 μm CMOS RF工艺进行了设计。后仿真结果表明,在功耗为1.8 mW时,最高增益为35 dB,对应的噪声系数为1.96 dB；最低增益为5 dB,对应的输入3阶交调点为3.2 dBm。     

一款用于驱动耳机的低噪声低功耗音频功率放大器的设计

报道了一款低噪声、低功耗、增益可调的音频功率放大器的设计.该功率放大器在电源电压为5V,输入信号频率为1kHz,驱动负载为16Ω,输出功率为120mW时的总谐波失真仅为0.1%.此音频功率放大器的增益允许以每台阶为1.5dB在 12～-34.5dB之间变化,共32个台阶,内部的放大器电路是该用于驱动耳机的音频功率放大器的核心.介绍了功率放大器的电路结构、放大器的主要模块、最终版图和测试结果,最后此电路在上华0.6μm双层多晶硅、双层金属的CMOS工艺上实现.     

一款用于驱动耳机的低噪声低功耗音频功率放大器的设计

报道了一款低噪声、低功耗、增益可调的音频功率放大器的设计.该功率放大器在电源电压为5V,输入信号频率为1kHz,驱动负载为16Ω,输出功率为120mW时的总谐波失真仅为0.1%.此音频功率放大器的增益允许以每台阶为1.5dB在+12～-34.5dB之间变化,共32个台阶,内部的放大器电路是该用于驱动耳机的音频功率放大器的核心.介绍了功率放大器的电路结构、放大器的主要模块、最终版图和测试结果,最后此电路在上华0.6μm双层多晶硅、双层金属的CMOS工艺上实现.