提高晶闸管器件对di/dt的耐受能力的途径

介绍了晶闸管器件的通态电流上升率di/dt参数及其损坏晶闸管器件的机理，并进一步介绍了提高晶闸管器件的通态di/dt耐量的设计和工艺方法，及应用过程中限制晶闸管阳极电路的电流上升率，保护晶闸管器件的方法。     

1200V大容量SiC MOSFET器件研制

采用平面栅MOSFET器件结构,结合优化终端场限环设计、栅极bus-bar设计、JFET注入设计以及栅氧工艺技术,基于自主碳化硅工艺加工平台,研制了1200V大容量SiC MOSFET器件.测试结果表明,器件栅极击穿电压大于55V,并且实现了较低的栅氧界面态密度.室温下,器件阈值电压为2.7V,单芯片电流输出能力达到50A,器件最大击穿电压达到1600V.在175℃下,器件阈值电压漂移量小于0.8V;栅极偏置20V下,泄漏电流小于45nA.研制器件显示出优良的电学特性,具备高温大电流SiC芯片领域的应用潜力.     

一种SOI nLDMOS的开态特性设计

介绍了一种用于高压电平位移电路的SOInLDMOS器件结构,对其漂移区、sink区、bufferN场板等结构参数进行器件工艺联合仿真,并分析相关结构参数对开态特性的影响,用于指导高压MOS器件尤其是基于SOI的横向MOS器件的开态特性设计。采用优化的参数,器件关态击穿电压为296V,开态击穿电压为265V,比导通电阻为60．9mΩ·cm^2。     

SOI-LIGBT N-Buffer参数的研究

基于SOI-LIGBT(Silicon-on-Insulator-Lateral Insulated Gate Bipolar Transistor),采用二维器件模拟软件Tsuprem4和Medici,仿真N-buffer的注入剂量和结深的变化对器件击穿电压和开态电流能力等参数的影响.通过分析,得出实现击穿电压、开态电流和关断时间折中的一般方法和优化N-buffer设计的一般结论.这不仅适用于该器件的设计,而且对其他LIGBT及纵向IGBT器件的N-buffer设计也有所裨益.     

体积小重量轻的SiC微波脉冲功率晶体管

采用自主开发的工艺加工技术和设计方法,直接将两个微波SiC MESFET管芯在管壳内部进行并联,实现了器件在S波段脉冲状态下(工作频率2GHz,脉冲宽度30μs,占空比10%)输出功率大于30W、功率增益12dB、功率附加效率大于30%的性能指标。由于直接采用管芯并联结构,省略了内匹配网络,器件的体积和重量较以往的Si微波双极功率晶体管大为降低;采用高温氧化技术克服了传统MESFET工艺中PECVD介质产生较高界面态的不足,减小了器件的泄漏电流,提高了器件性能。器件的研制成功,初步显示了SiC微波脉冲功率器件在体积小、重量轻、增益高、脉冲大功率输出和制作工艺简单等方面的优势。     

Bi-CMOS双极型晶体管的研制

本文论述了在常规CMOS工艺下制作Bi-CMOS双极型晶体管的设计方法及制造工艺.首先通过对Bi-CMOS双极型晶体管版图结构的分析,探讨了工作机理,阐明了采用标准CMOS工艺制作高性能Bi-CMOS双极型晶体管的设计方法.然后,建立了分析计算晶体管直流特性的数学模型,并分析计算了工艺参数、器件结构对器件性能的影响,给出了CMOS工艺全兼容的Bi-CMOS双极型npn晶体管的最佳设计方案.采用常规p阱CMOS工艺进行了投片试制.测试结果表明,器件性能达到了设计指标;器件的电流增益在200以上,与理论计算完全一致.     

击穿18V的高压LDD PMOS器件的研制

从Synopsys TCAD的软件模拟出发，基于0．8μm标准CMOS工艺，通过重新设计高压N阱，以及优化器件LDD区域注入剂量，成功研制了栅长0．8μm击穿电压达到18V的LDD结构的高压PMOS器件，并实现了低高压工艺的兼容。研制的宽长比为18／0．8的PMOS器件截止电流在500pA以下，阚值电压为-1．5V，-10V栅压下饱和电流为-5．6mA，击穿电压为-19V。器件主要优点是关态漏电小，且器件尺寸不增加，不影响集成度，满足微显示像素驱动电路对高压器件的尺寸要求，另外与其他高压器件相比更容易实现，节约了成本。     

深亚微米nMOSFET器件的总剂量电离辐射效应

选取了采用0.25μm工艺的两组器件进行研究.通过对这两种器件关态泄漏电流、跨导和栅电流等电学参数进行分析,得出当器件发展到深亚微米阶段时,影响其辐射效应的主要原因是场氧化层中的陷阱电荷.并对相关机理进行了分析和仿真验证.     

深亚微米nMOSFET器件的总剂量电离辐射效应

选取了采用0.25μm工艺的两组器件进行研究.通过对这两种器件关态泄漏电流、跨导和栅电流等电学参数进行分析,得出当器件发展到深亚微米阶段时,影响其辐射效应的主要原因是场氧化层中的陷阱电荷.并对相关机理进行了分析和仿真验证.     

28 nm PMOS器件中Ge注入对NBTI可靠性的影响

研究了28 nm 多晶硅栅工艺中Ge注入对PMOS器件的负偏压温度不稳定性(NBTI)的影响。在N阱中注入Ge,制作了具有SiGe沟道的PMOS量子阱器件。针对不同栅氧厚度和不同应力条件的器件,采用动态测量方法测量了NBTI的退化情况,采用电荷泵方法测量了界面态的变化情况。实验结果表明,由于Ge的注入,PMOS器件中饱和漏电流的退化量降低了43%,同时应力过程中产生的界面态得到减少,有效提高了PMOS器件的NBTI可靠性。     

基于栅控二极管研究碲镉汞器件表面效应

采用不同工艺生长了CdTe/ZnS复合钝化层,制备了相应的长波HgCdTe栅控二极管器件并进行了不同条件下I-V测试分析.结果表明,标准工艺制备的器件界面存在较高面密度极性为正的固定电荷,在较高的反偏下形成较大的表面沟道漏电流,对器件性能具有重要的影响.通过钝化膜生长工艺的改进有效减小了器件界面固定电荷面密度,使HgCdTe表面从弱反型状态逐渐向平带状态转变,表面效应得到有效抑制,器件反向特性获得显著改善.此外,基于最优的工艺条件制备的器件界面态陷阱数量得到大幅降低,器件稳定性增强;同时器件R_0A随栅压未发生明显地变化.     

一种新型全耗尽双栅MOSFET

提出一种新型全耗尽双栅MOSFET,该器件具有异质栅和LDD结构.异质栅由主栅和两个侧栅组成,分区控制器件的沟道表面势垒.通过Tsuprem-4工艺模拟和Medici器件模拟验证表明,与普通双栅全耗尽SOI相比,该器件获得了更好的开态/关态电流比和亚阈值斜率.在0.18μm工艺下,开态/关态电流比约为1010,亚阈值斜率接近60mV/dec.     

一种SOInLDMOS的开态特性设计

介绍了一种用于高压电平位移电路的SOInLDMOS器件结构,对其漂移区、sink区、buffer区及场板等结构参数进行器件工艺联合仿真,并分析相关结构参数对开态特性的影响,用于指导高压MOS器件尤其是基于SOI的横向MOS器件的开态特性设计。采用优化的参数,器件关态击穿电压为296V,开态击穿电压为265V,比导通电阻为60.9mΩ.cm2。     

一种新型全耗尽双栅MOSFET

提出一种新型全耗尽双栅MOSFET,该器件具有异质栅和LDD结构.异质栅由主栅和两个侧栅组成,分区控制器件的沟道表面势垒.通过Tsuprem-4工艺模拟和Medici器件模拟验证表明,与普通双栅全耗尽SOI相比,该器件获得了更好的开态/关态电流比和亚阈值斜率.在0.18μm工艺下,开态/关态电流比约为1010,亚阈值斜率接近60mV/dec.     

高压VDMOS器件的研制及其抗辐照特性研究

利用SILVACO工艺模拟软件和器件模拟软件以及L—Edit版图设计工具,我们对一款高压VDMOS功率器件进行了模拟仿真和优化设计。利用自主开发的VDMOS工艺流程完成了器件的实际流片。测试结果表明,器件的源漏击穿电压达到600V以上,导通电阻小于2．5Ω,跨导为4S,栅一源泄漏电流约为±100nA,零栅电压时的漏一源泄漏电流约为10υA,二极管正向压降约为1．2V。采用二维器件模拟仿真工具以及相关物理模型对所研制的高压VDMOS器件的SEB和SEGR效应进行了分析,并通过对所研制的器件样片采用钴-60y射线源进行辐照实验,研究了在一定剂量率、不同总剂量水平下辐照对所研制的高压VDMOS器件相关电学参数的影响。     

高精度集成硅双向开关（SBS）电路的研制

本文详细介绍了采用集成电路工艺研制高精度硅双向开关（ＳＭ）电路．研制出的电路具有通态电流容量大、压降低、参数对称性好和转折电压温度系数小等优点．主要参数指标均达到和超过了国外同类电路水平．文中具体给出了高精度ＳＢＳ的电路、元件及版图设计、工艺参数和测试结果。     

fT为350 GHz的InAlN/GaN HFET高频器件研究

采用再生长n+ GaN非合金欧姆接触工艺研制了具有高电流增益截止频率(fT)的InAlN/GaN异质结场效应晶体管 (HFETs),器件尺寸得到有效缩小,源漏间距减小至600 nm.通过优化干法刻蚀和n+ GaN外延工艺,欧姆接触总电阻值达到0.16 Ω·mm,该值为目前金属有机化学气相沉积(MOCVD)方法制备的最低值.采用自对准电子束曝光工艺实现34 nm直栅.器件尺寸的缩小以及欧姆接触的改善,器件电学特性,尤其是射频特性得到大幅提升.器件的开态电阻(Ron)仅为0.41 Ω·mm,栅压1 V下,漏源饱和电流达到2.14 A/mm.此外,器件的电流增益截止频率(fT)达到350 GHz,该值为目前GaN基HFET器件国内报道最高值.     

f_T为350 GHz的InAlN/GaN HFET高频器件研究（英文）

采用再生长n~+GaN非合金欧姆接触工艺研制了具有高电流增益截止频率(f_T)的InAlN/GaN异质结场效应晶体管(HFETs),器件尺寸得到有效缩小,源漏间距减小至600 nm.通过优化干法刻蚀和n~+GaN外延工艺,欧姆接触总电阻值达到0.16Ω·mm,该值为目前金属有机化学气相沉积(MOCVD)方法制备的最低值.采用自对准电子束曝光工艺实现34 nm直栅.器件尺寸的缩小以及欧姆接触的改善,器件电学特性,尤其是射频特性得到大幅提升.器件的开态电阻(R_(on))仅为0.41Ω·mm,栅压1 V下,漏源饱和电流达到2.14 A/mm.此外,器件的电流增益截止频率(f_T)达到350 GHz,该值为目前GaN基HFET器件国内报道最高值.     

一种基于非平衡态格林函数的准三维FinFET模型

提出了一种针对FinFET器件的准三维量子力学模型．采用非平衡态格林函数方法计算器件中的弹道输运电流,同时在器件垂直于沟道方向的横截面上求解二维的薛定谔方程来得到载流子的态密度分布,最终实现与三维泊松方程的自恰求解．模拟结果显示纳米尺度的FinFET器件具有良好的开关特性和亚阈值特性．这个模型还能适用于量子线等其他三维结构的纳米器件．     

一种单基极引出结构的硅晶体管

为研究单基极薄基区晶体管的特性，设计了一种单侧基极引出结构薄基区的晶体管，在p型SOI衬底上全离子注入实现了基区宽度为80nm的npn纵向结构，基区的平均浓度为1e18cm－3．经过版图设计和工艺流片，在2μm实验工艺线上研制了这种器件．基极采用电压输入，Vbe在1.1V附近，跨导和电流增益都达到峰值，小信号电流增益βac(ΔIc/ΔIb)=2.7，小信号跨导gmac(ΔIc/ΔVbe)=0.45mS，且gmac/gm(Ic/Vbe)比βac/β(Ic/Ib)大得多，跨导比电流增益更能准确地描述器件特性，这种器件更倾向于电压控制型器件，特别适用于数字电路的开发和应用．