一种在深硅刻蚀工艺中减小底部圆角的方法

由于存在化学刻蚀的各向同性作用,不可避免地会在等离子体深硅刻蚀工艺中出现底部圆角,而过大的底部圆角给许多工艺应用带来不利影响。为了减小在等离子体深硅刻蚀中的底部圆角,对埋入式扇出型封装中的硅微腔刻蚀和2.5D封装中的硅通孔(TSV)刻蚀进行了研究。通过在BOSCH工艺中引入偏置电极功率递增和单步沉积时间递增的组合,硅微腔和TSV中的底部圆角高度分别从13.6μm和12μm减小到了6.6~10.0μm和8.4μm。该方法有望实际应用于微电子机械系统(MEMS)器件的制造和电子器件的先进封装等领域。     

基于梳齿式电容加速度计的深硅刻蚀北大核心

梳齿式电容加速度计对梳齿的形貌有很高的要求,如需要梳齿侧壁具有良好的垂直度和粗糙度等。利用深硅刻蚀机对梳齿结构进行加工需要对刻蚀参数进行分析和调整。以SF_6和C_4F_8为刻蚀气体,设定深硅刻蚀中极板功率、腔室压力、刻蚀/钝化周期、气体流量等工艺参数,着重研究了刻蚀速率、垂直度、粗糙度、光刻胶选择比、均匀性等直接影响刻蚀形貌的几项因素,得到了宽5.3μm、深50μm的沟槽结构,且垂直度为89.5°,侧壁凸起高度为83.69 nm,而预期目标为垂直度90°±2°,侧壁凸起高度小于120 nm,故结果符合要求。最终将调整好的工艺用于刻蚀SOI片上的梳齿结构,得到了良好的形貌。     

1μm宽硅深槽刻蚀技术

介绍了硅深槽刻蚀的基本原理和影响刻蚀效果的几个主要工艺因素。提出了一种实现１μｍ宽的硅深槽刻蚀工艺途径；并给出了１μｍ宽、８μｍ深、侧壁及底部光洁的硅深槽刻蚀工艺条件。     

反应离子刻蚀硅槽工艺研究

在CMOS多晶硅刻蚀工艺的基础上进行工艺开发,采用氯气和溴化氢气体进行硅槽刻蚀。通过对功率、压力、气体流量等工艺参数拉偏,用扫描电子显微镜观察硅槽侧壁形貌,分析各参数在反应离子刻蚀中所起到的作用,得到对硅槽形貌影响较大的因素,最终得到一种能够与CMOS工艺兼容的硅槽刻蚀方法。该方法能够制作出深度6μm、深宽比4∶1、侧壁光滑的硅槽,可以用于光电继电器、硅电容等新型器件的研发。     

基于双面TSV互连技术的超厚硅转接板制备

为了满足异质集成应用中对转接板机械性能方面的需求,提出了一种基于双面硅通孔(TSV)互连技术的超厚硅转接板的制备工艺方案。该方案采用Bosch工艺在转接板正面形成300μm深的TSV,通过结合保型性电镀工艺和底部填充电镀工艺进行TSV填充。在转接板背面工艺中首先通过光刻将双面TSV的重叠部分控制在一个理想的范围内,然后经深反应离子刻蚀(DRIE)工艺形成深度为20μm的TSV并完成绝缘层开窗,最后使用保型性电镀完成TSV互连。通过解决TSV刻蚀中侧壁形貌粗糙、TSV底部金属层过薄和光刻胶显影不洁等关键问题,最终得到了双面互连电阻约为20Ω、厚度约为323μm的硅转接板。     

应用于MEMS封装的TSV工艺研究

开展了应用于微机电系统(MEMS)封装的硅通孔(TSV)工艺研究,分析了典型TSV的工艺,使用Bosch工艺干法刻蚀形成通孔,气体SF6和气体C4F8的流量分别为450和190 cm3/min,一个刻蚀周期内的刻蚀和保护时长分别为8和3 s;热氧化形成绝缘层;溅射50 nm Ti黏附阻挡层和1μm Cu种子层;使用硫酸铜和甲基磺酸铜体系电镀液电镀填充通孔,比较了双面电镀和自下而上电镀工艺;最终获得了硅片厚度370μm、通孔直径60μm TSV加工工艺。测试结果证明:样品TSV无孔隙;其TSV电阻值小于0.01Ω;样品气密性良好。     

一种新的硅深槽刻蚀技术研究

本文报告了一种获得侧壁陡直的硅深槽新技术．实验中采用一种新材料──氮化锆（ＺｒＮ）作为反应离子刻蚀的掩模，所需掩模厚度约５００．采用氟基气体ＳＦ６作为刻蚀气体，并附加Ａｒ和Ｏ２，这样刻蚀过程中在槽的侧壁会形成氧化硅作为阻挡刻蚀层，结果得到了深约６μｍ，侧壁垂直接近９０°的硅深槽．     

基于体硅MEMS技术的悬浮微结构加工工艺研究

针对体硅MEMS加工技术的特点,确定了悬浮微结构的加工工艺流程,并对加工过程中的硅基深槽腐蚀工艺和ICP刻蚀工艺这两项关键技术及其中的重要影响因素进行了研究,得到了硅基深槽腐蚀的溶液类型、浓度和温度等工艺参数,以及ICP刻蚀工艺的功率、气体流量等工艺参数。根据优化的工艺参数,采用厚度为400μm的N型<100>硅片加工了外形尺寸为3 mm×3 mm、线宽尺寸为100±2μm、硅槽深度为390±2μm的悬浮微结构样件。     

Cl2/Ar感应耦合等离子体刻蚀Si工艺研究

采用Cl2/Ar感应耦合等离子体（ICP）对单晶硅进行了刻蚀,工艺中用光刻胶作掩膜。研究了气体组分、ICP功率和RF功率等工艺参数对硅刻蚀速率和硅与光刻胶刻蚀选择比的影响,同时还研究了不同工艺条件对侧壁形貌的影响。结果表明,由于物理刻蚀机制和化学刻蚀机制的相对强度受到混合气体中Cl2和Ar比例的影响,硅刻蚀速率随着Ar组分的增加而降低,同时选择比也随之降低。硅刻蚀速率随着ICP功率的增大先增大继而减小,选择比则成上升趋势。硅刻蚀速率和选择比均随RF功率的增大单调增大。在Cl2/Ar混合气体的刻蚀过程中,离子辅助溅射是决定硅刻蚀效果的重要因素。同时,文中还研究分析了刻蚀工艺对于微槽效应和刻蚀侧壁形貌的影响,结果表明,通过提高ICP功率可以有效减小微槽和平滑侧壁。进一步研究了SiO2掩膜下,压强改变对于硅刻蚀形貌的影响,发现通过降低压强,可以明显地抑制杂草的产生。     

平滑陡直的Si深槽刻蚀方法

Si深槽刻蚀技术在MEMS器件加工中具有重要的作用,现有的刻蚀方法在选择比和各向异性问题上各有优缺点.常用的Bosch工艺采取了钝化与刻蚀交替进行的措施,但具有侧壁粗糙的缺点.提出了不同于Bosch工艺的新刻蚀方法,采用刻蚀反应和淀积钝化反应同时进行并保持化学平衡的方法,取得了平滑陡直的刻蚀效果.在电感耦合等离子体刻蚀机ICP-98A上的实验结果表明,在直径100 nim的光刻胶掩蔽Si片上,刻蚀深度为39.2 pm,光刻胶剩余4.8 μm,侧壁表面满足平滑陡直的要求.     

高深宽比硅通孔检测技术研究

由于SEM显微镜、FIB显微镜检测高深宽比硅通孔耗时、费用高,研究了垂直扫描白光干涉技术检测硅通孔的可行性。设定刻蚀/钝化时间比率,改变深硅刻蚀功率和刻蚀时间,获得不同深度和侧壁粗糙度的硅通孔,并用垂直扫描白光干涉技术进行检测。研究结果表明垂直扫描白光干涉技术可以观察硅通孔的形状、测量侧壁粗糙度、精确无损测量硅通孔深度,可以替代SEM、FIB检测方法。     

用深反应离子刻蚀和介质填充技术制造具有高深宽比的超深电隔离槽

提出了一种利用深反应离子刻蚀(DRIE)和电介质填充方法来制造具有高深宽比的深电学隔离槽的新型技术.还详细讨论了DRIE刻蚀参数与深槽侧壁形状之间的关系,并作了理论上的阐述.采用经过参数优化的DRIE刻蚀深硅槽,并用反应离子刻蚀(RIE)对深槽开口形状进行修正,制造了具有理想侧壁形状的深槽,利于介质的完全填充,避免产生空洞.电隔离槽宽5μm,深92μm,侧壁上有0.5μm厚的氧化层作为电隔离材料.I-V测试结果表明该隔离结构具有很好的电绝缘特性:0～100V偏压范围内,电阻大于1011Ω,击穿电压大于100V.电隔离深槽被首次应用于体硅集成微机械陀螺仪上的微机械结构与电路之间的电气隔离与机械连接,该陀螺的性能得到了显著提高.     

工艺参数对Si深槽刻蚀的影响

采用Bosch技术研究了在Si深槽刻蚀中刻蚀/钝化比、刻蚀阶段钝化气体保护时间、刻蚀和钝化工艺重叠时间等工艺参数对刻蚀结果的影响。通过不同工艺条件的试验,发现刻蚀钝化比是影响侧壁结构的主要因素,其大小直接影响了深槽的垂直度;适当增加刻蚀阶段钝化气体通入时间对减小线宽损失有很大的作用,但增加过多会产生长草效应;合适的刻蚀和钝化工艺重叠时间,不仅可以减小侧壁表面的起伏度,还可以一定程度上减小线宽损失。采用刻蚀/钝化比为7：5、刻蚀阶段钝化气体通入时间为25min、刻蚀、钝化工艺重叠时间分别为0.5、1s的工艺条件,成功地实现了一个垂直度达（90&#177;0.1）&#176;、深40μm、线宽损失小于50nm的Si深槽刻蚀结构。     

GaAs通孔刻蚀微掩模形成机理研究

通孔刻蚀是GaAs制造工艺的重要环节,通过通孔刻蚀工艺实现GaAs背面和正面金属导通互连。在通孔刻蚀工艺中,微掩模的形成对器件性能及可靠性产生不利影响。微掩模将阻碍GaAs刻蚀,形成柱状堵孔以及侧壁聚合物等,造成后续背面金属接触不良、粘附不牢,进而影响通孔接触电阻、电感等关键参数,最终影响器件性能及可靠性。分析了GaAs微掩模形成的主要原因和形成机理,通过工艺优化解决了通孔刻蚀堵孔及侧壁聚合物等问题,从而提高了器件性能及可靠性。     

双层侧壁保护的Si深槽刻蚀技术

提出了一种先进的ICP Si深槽刻蚀工艺。在"Bosch"工艺的基础上加以改进,以SF6/O2作为刻蚀气体,C4F8作为侧壁钝化气体,通过在刻蚀过程中引入少量的O2,使得在刻蚀Si深槽过程中侧壁形成由氧离子辐照产生的SiO2薄膜和CFx聚合物淀积产生的双层保护层,强烈保护Si槽侧壁不被刻蚀,保证了良好的各向异性刻蚀。同时,通过优化刻蚀和钝化的时间周期,进一步提高了刻蚀后Si槽的陡直度和平滑的侧壁效果。采用这种工艺技术可制作出满足台面晶体管、高性能梳状沟槽基区晶体管需要的无损伤、平滑陡直的Si槽侧壁形貌。     

硅深槽ICP刻蚀中刻蚀条件对形貌的影响

以SF6/C2 H4为刻蚀气体,使用Corial200IL感应耦合等离子体(ICP)刻蚀系统,进行Si等离子刻蚀技术研究.通过调节刻蚀气体SF6与侧壁钝化保护气体C2H4的流量比和绝对值等工艺参数,对深Si刻蚀的形貌以及侧壁钻蚀情况进行改善,使该设备能够满足深硅刻蚀的基本要求,解决MEMS工艺及TSV工艺中的深硅刻蚀问题.实验结果表明,Corial200IL系统用SF6作等离子体刻蚀气体,对Si的刻蚀具有各向同性;C2H4作钝化气体,能够对刻蚀侧壁进行有效的保护,但由于C2H4的含量直接影响刻蚀速率和选择比,需对其含量及配比严格控制.研究结果为:SF6含量为40 sccm、C2H4含量为15 sccm时能够有效控制侧壁钻蚀,且具有较大的选择比,初步满足深硅槽刻蚀的条件.     

基于SOI材料的刻蚀光栅分波器的制作工艺

研究了基于绝缘材料上的硅（SOI）材料的平面波导刻蚀光栅分波器的主要制作工艺．利用电感耦合等离子体刻蚀（ICP）技术，在SOI材料上制作了垂直度大于89°的光滑的光栅槽面．氧化抛光后刻蚀侧壁的表面均方根粗糙度（RMS）有3nm的改善，达到7.27nm（采样面积6.2μm×26μm）．通过采用集成波导拐弯微镜代替弯曲波导使1×4分波器的器件尺寸仅为20mm×2.5mm．测试结果表明器件实现了分波功能．     

基于两步刻蚀工艺的锥形TSV制备方法

以硅通孔(TSV)为核心的2.5D/3D封装技术可以实现芯片之间的高速、低功耗和高带宽的信号传输。常见的垂直TSV的制造工艺复杂,容易造成填充缺陷。锥形TSV的侧壁倾斜,开口较大,有利于膜层沉积和铜电镀填充,可降低工艺难度和提高填充质量。在相对易于实现的刻蚀条件下制备了锥形TSV,并通过增加第二步刻蚀来改善锥形TSV形貌。成功制备了直径为10～40μm、孔口为喇叭形的锥形TSV。通过溅射膜层和铜电镀填充,成功实现了直径为15μm、深度为60μm的锥形TSV的连续膜层沉积和完全填充,验证了两步刻蚀工艺的可行性和锥形TSV在提高膜层质量和填充效果方面的优势。为未来高密度封装领域提供了一种新的TSV制备工艺,在降低成本的同时提高了2.5D/3D封装技术的性能。     

工艺参数对Si深槽刻蚀的影响

采用Bosch技术研究了在Si深槽刻蚀中刻蚀/钝化比、刻蚀阶段钝化气体保护时间、刻蚀和钝化工艺重叠时间等工艺参数对刻蚀结果的影响。通过不同工艺条件的试验,发现刻蚀钝化比是影响侧壁结构的主要因素,其大小直接影响了深槽的垂直度;适当增加刻蚀阶段钝化气体通入时间对减小线宽损失有很大的作用,但增加过多会产生长草效应;合适的刻蚀和钝化工艺重叠时间,不仅可以减小侧壁表面的起伏度,还可以一定程度上减小线宽损失。采用刻蚀/钝化比为7:5、刻蚀阶段钝化气体通入时间为25min、刻蚀、钝化工艺重叠时间分别为0.5、1s的工艺条件,成功地实现了一个垂直度达(90±0.1)°、深40μm、线宽损失小于50nm的Si深槽刻蚀结构。     

0.35μm CMOS多晶硅栅刻蚀工艺研究

本文主要研究0.35μm CMOS多晶硅栅刻蚀工艺中“硅LOSS”及“T腰”问题的形成机理.在不改变产品工艺流程的前提下,对多晶硅栅刻蚀工艺进行优化,提出“两步ME法”优化了刻蚀形貌,改善了硅LOSS、T腰的问题.满足0.35μm CMOS多晶形貌及工艺要求,具有一定的理论指导和实际意义.