低电压驱动的MEMS F-P可调光学滤波器研究

基于微机电系统（MEMS）技术,研制了一种新颖的光学腔与静电驱动器分离的Fabry-Pérot（F-P）可调谐滤波器。从光学设计、MEMS结构设计、制造工艺与器件测试等开展了F-P可调谐滤波器的研究,成功制备了工作在以1550 nm波长为中心、调谐范围为40 nm和驱动电压低于30 V的MEMS F-P可调滤波器。测试...     

多台阶平板静电驱动的高占空比微镜阵列的研制

为了在限定驱动电压下获得大镜面尺寸、大扭转角度的微镜阵列,提出了一种多台阶平板静电驱动结构的微镜阵列.理论分析了多台阶平板结构与平行平板结构在静电驱动时的区别.研究了多台阶平板结构的制作工艺并采用体硅加工工艺制作了多台阶平板静电驱动的微镜阵列,获得了微镜面尺寸达到600 μm×200 μm,包含52个微镜面排布,占空比...     

信息电路——迈向信息化时代的里程碑

本文从计算机发展的趋势，阐述了信息电器这一全新概念及其在信息产业中的重要作用，以及中国ＩＴ业有信息电器产业中面临的挑点与机遇。     

芯片级原子钟的气密性能分析

基于相干布居囚禁(CPT)原理芯片级原子钟(CSAC)原子腔体积小、采用微电子机械系统硅-玻璃键合工艺制造,其气密性是决定CSAC寿命的关键因素。本文提出了"多层缓冲原子腔"方案大幅度提高原子腔的气密性能,从而提高CPT CSAC的稳定性和寿命。建立了一个"毛细管等效气流模型"模拟多层缓冲原子腔的泄漏以分析原子腔的气密性能,应用Matlab仿真对比了单层密封、多层密封、添加保护腔等不同方式下气密性能的改善幅度。仿真结果验证了"多层缓冲原子腔"在提高CPT CSAC物理系统气密性能方面的可行性和有效性,为原子腔的设计提供指导。     

攀钢钒新3号高炉强化冶炼钒钛磁铁矿生产实践

攀钢钒新3号高炉是钒钛磁铁矿冶炼技术首次应用于2000 m3级高炉,在6年多的生产实践中,各种操作制度通过不断地摸索,目前已掌握了大高炉冶炼钒钛磁铁矿的冶炼规律。本文就其精料工作、上下部调剂、特殊炉况处理等方面进行了系统的阐述,初步说明了大高炉冶炼钒钛矿各项操作制度的调剂方向。     

新型大尺寸电磁驱动MEMS光学扫描镜的研制

设计并制作了一种结构新颖的镜面尺寸为6mm×4mm的电磁驱动MEMS光学扫描镜.这种背面为微型铜驱动线圈的MEMS硅基扭转镜面沉浸在由包含永磁体的磁回路产生的磁场中,当电流信号通过驱动线圈时,MEMS光学扫描镜绕着扭转梁发生了大角度的扫描运动.采用MEMS体硅加工工艺和电镀技术制作的器件显示出了优良的性能,实验获得的扫描镜静态转角斜率为0.03°/mA,当器件进行动态扫描时,在381Hz的谐振频率下获得了最大±10.2°的光学扭转角度,空气中的Q因子为221,相应的功耗为13μW,与此同时MEMS光学扫描镜具备了出色的镜面粗糙度、光学反射率和镜面平整度.实验证明该器件完全适合于微型光谱仪和可调光滤波器的应用.     

攀钢钒新3号高炉年修开炉快速达产实践

攀钢钒新3号高炉检修后开炉采用快速烘炉、炉底多点立体点火、快速转换装料制度、快速扩大进风面积等技术,点火开炉后加风顺利,炉缸活跃。通过制定科学的开炉方案,保留烘炉导管开炉,加风口圈调整进风面积,优化料制,合理控制边缘和中心气流等措施,确保高炉快速达产,高炉利用系数3天达到2.015t/(m3·d)。此次实践是目前国内外2000m3级冶炼钒钛磁铁矿高炉开炉中最成功的一次。     

3-醛基吲哚-4-甲酸乙酯的合成

以2-甲基-3-硝基苯甲酸为起始原料,酸催化酯化得2-甲基-3-硝基苯甲酸乙酯(1),1与N,N-二甲基甲酰胺二乙基缩醛缩合得β-哌啶基-2-乙氧羰基-6-硝基苯乙烯(2),然后还原环化得吲哚-4-甲酸乙酯(3),3再经Vilsmeier-Hacck反应制得标题化合物,反应总收率达57％。产物的结构经IR和^1HNMR得到了确证,纯度为99．2％。     

一种微型化制造的双腔结构芯片原子钟87Rb蒸汽腔

碱金属蒸汽腔是芯片原子钟（CSACs）中重要的核心部件之一,其微型化制造具有重要的实用价值,同时也非常具有挑战性。采用MEMS 技术批量化制作了具有双腔结构的芯片原子钟87Rb 蒸汽腔阵列。在阳极键合过程中,通过原位化学反应产生纯净的87Rb 元素蒸汽,缓冲气体（N2）采用反充的方法充入到87Rb 蒸汽腔内以保证缓冲气体的压强可以精确的控制。所设计的双腔结构可以防止原位化学反应中产生的杂质阻挡光路,从而能够提高探测到的光信号的强度。通过原子钟桌面系统测试,得到了87Rb 元素D1 线的光学吸收谱和用于芯片原子钟锁频的误差信号,在90℃时,87Rb 元素D1 线纠偏信号的线宽（波峰与波谷间距）可达到0.53 kHz。测试结果表明,双腔结构的87Rb 蒸汽腔满足芯片原子钟或其他芯片级原子器件的设计要求。