衬底驱动超低压CMOS带隙基准电压源

采用二阶温度补偿和电流反馈技术,设计实现了一种基于衬底驱动技术和电阻分压技术的超低压CMOS带隙基准电压源。采用衬底驱动超低压运算放大器作为基准源的负反馈,使其输出用于产生自身的电流源偏置,其电源抑制比(PSRR)为-63.8dB。采用Hspice仿真,在0.9V电源电压下,输出基准电压为572.45mV,温度系数为13.3ppm/°C。在0.8~1.4V电源电压范围内,输出基准电压变化3.5mV。基于TSMC0.25μm2P5MCMOS工艺实现的衬底驱动带隙基准电压源的版图面积为203μm×478.1μm。     

一种共源共栅自偏置带隙基准源设计

在分析带隙基准理论的基础上,针对SoC芯片的1.2V数字电路供电,设计一个低功耗低温度系数、高电源抑制比的带隙基准源。电路由一个与绝对温度成正比(PTAT)电流源和一个绝对温度相补(CTAT)电流源叠加构成,采用低压共源共栅自偏置结构来减少镜像失配和工艺误差对电路的影响。在SMIC0.13μm混合信号CMOS工艺下,电源电压为2.5V时,使用Cadence Spectre对电路进行模拟,结果表明可实现1.2V输出电压,电源抑制比在低频段为-86dB、高频段为-53dB,温度系数为12×10-6/℃、功耗为0.57mW。带隙电压基准源的版图面积为75μm×86μm。     

一种改进型低温度系数带隙基准源电路

在传统带隙基准源的基础上,设计了一种改进型带隙基准源电路,能很好地抑制三极管集电极电流变化对输出的影响,获得很低的温度系数和很高的电源电压抑制比。基于BCD 0.18 μm工艺库,仿真结果表明,当电源电压VIN为4.5 V,温度范围为-40 ℃~140 ℃时,基准源电路的输出电压范围为1.2567~1.2581 V,温度系数为6.3 ×10-6/℃;电源电压在2.5~5 V范围内变化时,基准源电路输出的最大变化仅为1.66×10-4 V,线性调整率为0.006 64 %;低频电源电压抑制比高达97 dB。过温保护电路(OTP)仿真表明,该基准源电路有良好的温度特性,温度不高于140 ℃都可正常工作。     

一种新型低功耗电流模式CMOS带隙基准设计

为了降低传统带隙基准源的功耗和面积,提出了一种新型基于电流模式高阶曲率修正的带隙基准电压源电路。通过改进的电流模式曲率校正方法实现高阶温度补偿,并且通过集电极电流差生成绝对温度成正比（PTAT）电流,而不是发射极面积差,因此所需电阻以及双极型晶体管（BJT）数量更少。采用标准0.35μm CMOS技术对提出电路进行了具体实现。测量结果显示,温度在-40～130°C之间时,电路温度系数为6.85 ppm/°C,且能产生508.5mV的基准电压。该带隙基准可在电源电压降至1.8 V的情况下工作,在100Hz时,测量所得的电路电源抑制为-65.2dB。在0.1-10 Hz频率范围内,噪声电压均方根输出为3.75 μV。相比其他类似电路,当供电电源为3.3V时,提出电路的整体静态电流消耗仅为9.8μA,面积仅为0.09 mm2。     

一个150-nA，13.4-ppm/°C的开关电容型CMOS亚带隙基准电压源

本文利用Chartered 0.35-µm 3.3-V/5-V双栅混合信号CMOS工艺设计了一个纳瓦级开关电容型CMOS亚带隙基准电压源。本电路产生一个精准的1-V亚带隙基准电压。其输出电压在-20 °C至80 °C之间的温度系数为13.4 ppm/°C。本电路的最低工作电压为1.3 V,且在室温下的平均偏置电流为150 nA。输出电压的线性调整率为0.27%/V。输出电压在100 Hz和1 MHz下的电源抑制比分别为-39 dB和-51 dB。芯片的面积为0.2 mm2。     

一种高精度BiCMOS电流模带隙基准源

采用Xfab0.35μmBiCMOS工艺设计了一种高电源抑制比（PSRR）、低温漂、输出0.5V的带隙基准源电路。该设计中,电路采用新型电流模带隙基准,解决了传统电流模带隙基准的第三简并态的问题,且实现了较低的基准电压;增加了修调电路,实现了基准电压的微调。利用Cadence软件对其进行仿真验证,其结果显示,当温度在-40～＋120℃范围内变化时,输出基准电压的温度系数为15ppm/℃;电源电压在2～4V范围内变化时,基准电压摆动小于0.06mV;低频下具有-102.6dB的PSRR,40kHz前电源抑制比仍小于-100dB。     

一种基于斩波调制的低压高精度CMOS带隙基准源

实现了一种适用于SOC的低压高精度带隙基准电压源设计。利用斩波调制技术有效地减小了带隙基准源中运放的失调电压所引起的误差,从而提高了基准源的精度。考虑负载电流镜和差分输入对各2%的失配时,该基准源的输出电压波动峰峰值为0.31 mV。与传统带隙基准源相比,相对精度提高了86倍。在室温下,斩波频率为100 kH z时,基准源提供0.768 V的输出电压。当电源电压在0.8 V到1.6 V变化时,该基准源输出电压波动小于0.05 mV;当温度在0°C到80°C变化时,其温度系数小于12 ppm/°C。该基准源的最大功耗小于7.2μW,采用0.25μm 2P 5M CM O S工艺实现的版图面积为0.3 mm×0.4 mm。     

一种带2阶温度补偿的负反馈箝位CMOS基准电压源

根据带隙基准电压源工作原理,设计了一种带2阶温度补偿的负反馈箝位CMOS基准电压源。不同于带放大电路的带隙基准电压源,该基准电压源不会受到失调的影响,采用的负反馈箝位技术使电路输出更稳定。加入了高阶补偿电路,改善了带隙基准电压源的温漂特性。电路输出阻抗的增大有效提高了电源抑制比。基于0.18 μm CMOS 工艺,采用Cadence Spectre软件对该电路进行了仿真,电源电压为2 V,在-40 ℃~110 ℃温度范围内温度系数为4.199 ×10-6/℃,输出基准电压为1.308 V,低频下电源抑制比为78.66 dB,功耗为120 μW,总输出噪声为0.12 mV/Hz。     

±1.5V 1.37×10~(-6)/℃电流模式CMOS带隙基准源的分析与设计

设计了电流模式曲率补偿的CMOS带隙基准源,基本原理是利用两个偏置在不同电流特性下的三极管,得到关于温度的非线性电流,补偿VEB的高阶温度项。用标准的0.6μm CMOS BSIM3v3模型库对该带隙基准源进行了仿真,结果表明在±1.5 V的电源电压下,输出基准电压为-1.418 55 V,-55～125℃较宽的温度范围内,输出电压的变化只有0.35 mV,有效温度系数达到1.37×10-6/℃。同时,带隙基准源具有较高的电源抑制比,在2 kHz下达到73 dB。     

一个新型CMOS电流模带隙基准源

介绍了一个新型电流模带隙基准源,该带隙基准源的输出基准可以设计为任意大于硅材料的带隙电压（1.25V）的电压,避免在应用中使用运算放大器进行基准电压放大. 同时该结构消除了传统电流模带隙基准源的系统失调. 该带隙基准源已通过UMC 0.18μm混合信号工艺验证. 在1.6V电源电压下,该带隙基准源输出145V的基准电压,同时消耗27μA的电流. 在不采用曲率补偿的情况下,输出基准的温度系数在30℃ 到150℃的温度范围内可以达到23ppm/℃. 在电源电压从1.6变化到3V的情况下,带隙基准源的输入电压调整率为2.1mV/V. 该带隙基准源在低频（10Hz）的电源电压抑制比为40dB. 芯片面积（不包括Pads）为0.088mm2.     

低压CMOS带隙电压基准源设计

在对传统典型CMOS带隙电压基准源电路分析和总结的基础上,综合一级温度补偿、电流反馈技术,提出了一种1-ppm/°C低压CMOS带隙电压基准源。采用差分放大器作为基准源的负反馈运放,简化了电路设计。放大器输出用作电路中PMOS电流源偏置,提高了电源抑制比(PSRR)。整个电路采用TSMC0.35μmCMOS工艺实现,采用HSPICE进行仿真,仿真结果证明了基准源具有低温度系数和高电源抑制比。     

一种高精度能隙基准电压电路

在分析了几种基准电压源的基础上 ,设计并实现了一种高精度用于高速串行通信接口的 CMOS能隙基准电压电路。电路采用了两级高增益运放的优化结构 ,基于 TSMC公司的 CMOS 0 .2 5μm混合信号模型的仿真结果表明电路输出电压在 -5 0～ 70°C的温度内波动范围为 0 .0 5 7%。芯片流片测试结果发现基准电压电路在输入电压为 2 .5 V的条件下 ,工作在 -5 0～ 70°C的温度范围内 ,输出电压变化范围为 1 .2 3 3 7～ 1 .2 3 5 6V,输出电压变化率为 0 .1 5 4% ,与仿真结果之间的平均偏差为 0 .0 1 6%。能隙基准电压电路的版图面积为 1 5 8μm× 1 64μm。     

一种二阶曲率补偿带隙基准电压源

利用CMOS工艺中Poly电阻和N-well电阻温度系数的不同,设计了一种输出可调的二阶曲率补偿带隙基准电压源.采用Chartered 0.35μm CMOS工艺模型,使用Cadence工具对电路进行了仿真,结果表明电路在电源电压为1.8V时可正常工作,当其在1.8～3V范围内变化时,基准电压变化仅有3.8mV;工作电压为2V时,输出基准电压在-40°C到80°C的温度范围内温度系数为1.6ppm/°C,工作电流为24μA,低频下的电源抑制比为-47dB.该带隙基准电压源的设计可以满足低温漂、高稳定性、低电源电压以及低功耗的要求.     

基于温度补偿的无运放低压带隙基准源设计

设计了一种带温度补偿的无运放低压带隙基准电路。提出了同时产生带隙基准电压源和基准电流源的技术,通过改进带隙基准电路中的带隙负载结构以及基准核心电路,基准电压和基准电流可以分别进行温度补偿。在0.5μmCMOS N阱工艺条件下,采用spectre进行模拟验证。仿真结果表明,在3.3V条件下,在-20～100℃范围内,带隙基准电压源和基准电流源的温度系数分别为35.6ppm/℃和37.8ppm/℃,直流时的电源抑制比为-68dB,基准源电路的供电电压范围为2.2～4.5V。     

一种高电源抑制比的带隙基准电压源的设计

提出一种采用Bi CMOS工艺的低功耗、高电源抑制比、低温度系数的带隙基准电压源(BGR)设计。该模块基本原理是利用具有正温度系数的热电压VT和具有负温度系数的双极型晶体管VBE叠加产生与温度和电源电压无关的基准电压VREF。该设计中带隙基准电压在25℃时,为1.242 V左右。温度从-40~120℃变化时,带隙基准电压变化10 m V,可以计算出温度系数为60×10-6℃-1。     

一种高电源抑制比带隙基准电压源的设计

设计了一种基于反馈电路的基准电压电路。通过正、负两路反馈使输出基准电压获得了高交流电源抑制比(PSRR),为后续电路提供了稳定的电压。采用NPN型三极管,有效消除了运放失调电压对带隙基准电压精度产生的影响,并对电路进行温度补偿,大大减小了温漂。整个电路采用0.35μm CMOS工艺实现,通过spectre仿真软件在室温27℃、工作电压为4 V的条件下进行仿真,带隙基准的输出电压为1.28 V,静态电流为2μA,在-20~80℃范围内其温度系数约为18.9×10-6/℃,交流PSRR约为-107 dB。     

低温漂高PSRR新型带隙基准电压源的研制

利用带隙电压基准的基本原理,结合自偏置共源共栅电流镜以及适当的启动电路,设计了一种新型基准电压源。获得了一个低温度系数、高电源抑制比的电压基准。通过对输出端添加运算放大器,把带隙基准电路产生的1.2 V电压提高到3.5 V,提高了芯片性能。用Cadence软件和CSMC的0.5μm CMOS工艺进行了仿真,结果表明,当温度在-20～+120℃,温度系数为9.3×10-6/℃,直流时的电源抑制比为-82 dB。该基准电压源能够满足开关电源管理芯片的使用要求,并取得了较好的效果。     

一个新型CMOS电流模带隙基准源

介绍了一个新型电流模带隙基准源,该带隙基准源的输出基准可以设计为任意大于硅材料的带隙电压(1.25V)的电压,避免在应用中使用运算放大器进行基准电压放大.同时该结构消除了传统电流模带隙基准源的系统失调.该带隙基准源已通过UMC 0.18μm混合信号工艺验证.在1.6V电源电压下,该带隙基准源输出1.45V的基准电压,同时消耗27μA的电流.在不采用曲率补偿的情况下,输出基准的温度系数在30℃到150℃的温度范围内可以达到23ppm/℃.在电源电压从1.6变化到3V的情况下,带隙基准源的输入电压调整率为2.1mV/V.该带隙基准源在低频(10Hz)的电源电压抑制比为40dB.芯片面积(不包括Pads)为0.088mm2.