一种快速全差分CMOS运算放大器

文章在CSMC0．5μm／5V硅CMOS工艺模型下,设计了一种用于电表计量芯片的全差分运算放大器。该运放采用两级结构,其中第一级为折叠式共源共栅结构,第二级为PMOS输出缓冲结构。文章采用开关电容技术实现共模反馈以稳定输出共模电压,跟传统方法相比,这将能降低芯片面积及降低功耗。采用HSPICE软件对该电路进行仿真,仿真结果表明在负载电容为2pF情况下,该运算放大器具有开环增益为84．7dB、单位增益带宽达44．8MHz、相位裕度为67°、闭环小信号建立时间为39ns。     

一种低抖动电荷泵锁相环频率合成器

设计一种低抖动电荷泵锁相环频率合成器,输出频率为400 MHz~1 GHz。电路采用电流型电荷泵自举结构消除电荷共享效应,同时实现可编程多种输出电流值。通过具体的频率范围来选择使用的VCO,获得更小的锁相环相位抖动。电路采用0.13μm 1.2 V CMOS工艺,芯片面积为0.6 mm×0.5 mm。Hsim后仿真结果显示当输出频率为1 GHz时,锁相环频率合成器的锁定时间为4.5μs,功耗为19.6 mW,最大周对周抖动为11 ps。     

高速SpaceWire路由器的设计研究

SpaceWire是由欧航局所提出的高速高可靠性的航空总线标准。首先论述了基于SpaceWire标准的航空总线路由器IP核的设计与实现。SpaceWire路由器由SpaceWire接口和SpaceWire路由开关组成,文中分别介绍了这两部份的设计,并对SpaceWire路由开关的设计提出了新的架构,最后的实验结果说明了所设计的8端路由器的速度达到了 200Mb／s。     

基于FPGA的无线传感器网络SoC验证平台设计

基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。针对8位无线传感器网络SoC的设计要求,提出了一种高度集成化的FPGA功能验证平台。描述了以FPGA为核心的SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。该验证平台结构简单,扩展灵活,提高了功能验证的效率和自动程度,缩短了开发周期,保证了SOC设计的可靠性。     

局部无线定位系统中的高精度定位算法研究

局部无线定位技术是基于局部组网的低成本和低复杂度的定位技术。在局部无线定位中,无论采用哪种技术,都会受到非视距和多径传输的影响,给定位带来较大的误差。环境建模可以通过曲线拟合的方式来建立某些典型场景的信号传输模型。除此之外,在前期环境建模完善的条件下,进一步提高精度只能依靠监控端软件中几何定位算法的改进。文章提出了一种...     

面向多传感器模块接入的低功耗无线传感器节点

设计了一种面向多传感器模块接入的低功耗无线传感器节点。该节点基于超低功耗Zigbee单片机MC13224V设计,由射频模块、配置电路和电源系统等组成。根据无线通信系统的特点设计了系统的软硬件,详细阐述了硬件设计、软件设计及性能测试方法。测试结果证明：在3V电源供电条件下,休眠时电流小于11μA,实现了低功耗设计的目的。     

一种无线传感网网关的设计

文章设计了一种无线传感网络网关。该网关具有多网接入能力,可提供以太网、CDMA、WiFi和ZigBee四种不同的网络接入方式,同时实现网络之间的互联互通。网关的硬件平台分两个部分——核心板和底板——分别进行设计。核心板是一个最小嵌入式系统,包括处理器和存储器,其中处理器采用三星公司的S3C6410,最高速度可达667MHz,底板集成多种设备接口,便于与不同的外设和通讯模块连接。网关应用软件采用C语言在Linux系统下实现。     

基于无线传感网的多功能低功耗数据采集平台设计

针对有线数据传输方式成本高、布线不易等缺陷,采用以MC1322X为核心,设计实现了一套基于ZigBee技术的数据无线传输系统。系统由采集节点、路由节点、协调器节点和上位机监控软件组成。介绍了系统原理结构,详细阐述了系统的硬件设计、系统的软件流程图。测试结果表明,采集节点具备低功耗特性,系统能够进行实时可靠通信。     

新型高速低功耗动态比较器

基于预放大锁存理论,提出了一种新型高速低功耗动态比较器.该比较器采用预放大级、动态锁存器及输出缓冲级构成的三级结构,与传统比较器不同,该比较器采用了一种新型动态结构作为输出缓冲级以实现高速低功耗.在CSMC 0.5 μm/5 V Si CMOS工艺模型下,采用Hspice对电路进行模拟.结果表明在100 MHz的时钟下,精度可达0.2 mV,功耗仅为1.12 mw.     

一种电荷泵锁相环频率合成器的设计

基于SMIC的0.25μm工艺设计了一种输出频率范围为0.32～1.6GHz的电荷泵锁相环频率合成器电路.该电路采用了一种快速鉴频鉴相器和含有双交叉耦合结构的环形振荡器,同时根据电荷泵泵电流匹配的原则改进了电荷泵电路.HSIM仿真显示,锁相环频率合成器的锁定时间为1.3μz,功耗为28mW,锁定范围为5～20MHz,最大周对周抖动仅为50ps(0.8GHz).