排序方式: 共有81条查询结果,搜索用时 156 毫秒
1.
2.
本文给出了一种适合于级敏扫描方法(LSSD)的伪穷尽测试集生成方法。通过测试码生成电路中增加状态跳变控制电路,使得只需要一个初始状态就可生成整个伪穷尽测试集。由于这个特点,消除了必须在ROM中存储多个初始状态的要求,从而简化了测试控制电路及测试过程。 相似文献
3.
4.
5.
应用在FPGA芯片中的边界扫描电路侧重于电路板级测试,兼顾芯片功能测试,同时提供JTAG下载方式。FPGA芯片的规模越来越大,引脚数目越来越多,边界扫描单元也随之相应增加。在此情况下,边界扫描电路设计时为了避免移入错误数据,对时钟偏差提出了很高的要求。同时,由于扫描链包含大量的边界扫描单元,在板级测试时,大大降低了有效测试速率。针对这两个问题,提出了对边界扫描单元的改进方式,改进后的边界扫描电路不仅可实现测试、编程功能,而且大大提高了电路抗竞争能力,保证电路正常工作。改进后的电路使边界扫描寄存器链的长度可以改变,使有效测试速率提高了20倍左右。 相似文献
6.
7.
提出一种基于FPGA布通率的装箱算法.选择连接因子最小的节点作为种子节点;采用基于布通率的启发式函数来选择最合适的逻辑单元(LE)装箱到可配置逻辑单元(CLB)内部.可以同时减少装箱后CLB之间的线网数和CLB引脚的外部使用率,从而减少布线所需的通道数.该算法和已有算法相比较,线网数和布线通道数都减少约30%. 算法的时间复杂度仍然是线性的. 相似文献
8.
9.
本文提出了一种新的变比例到定比例(variable to fixed,VF)的CMOS串联缓冲器链的设计方法.这种VF的设计方法考虑了一个由倒相器组成的缓冲器链的初始输入波形斜率对其每一级时延的影响.同时,计算了倒相器的前馈电容对时延的影响.并着重研究了以上因素所导致的缓冲器链前几级的特殊性质,并据此提出了一个考虑初始波形的全局的倒相器链的优化方法.对每个倒相器的输出响应,我们提出了一组解析表达式.理论推导和SPICE的模拟证明,我们的VF设计方法是一个针对时延的最优解,面积相应较小.实验数据显示:与传统的常比例方法相比,可以节省6~10%的时延和30~70%的面积. 相似文献
10.