排序方式: 共有12条查询结果,搜索用时 31 毫秒
1.
2.
3.
4.
5.
6.
7.
8.
设计了一种基于异步时序的两级Pipelined-SAR模数转换器。为实现时序灵活配置,采用一种基于边沿检测的自同步环路来产生频率和相位均可变的内部时钟;为降低整个ADC静态功耗,可调节延迟单元用于合理分配子ADC和增益级的工作时间;三级电荷泵用于设计增益级,从而降低设计难度并进一步降低功耗。最终,该14 bit异步时序ADC在0.18 μm CMOS工艺下设计并仿真。后仿真结果表明,在采样速率为10 kS/s时,该ADC的SNDR为83.5 dB,功耗为2.39 μW,FoMs值为176.7 dB。 相似文献
9.
介绍了一种超高速、低功耗÷8静态分频器。该电路采用0.35μm BiCMOS工艺制作,晶体管fT达21 GHz(Vce=1 V)。该分频器在-5 V电源电压下功耗为52.5 mW,最高工作频率达到11 GHz;在-55℃和85℃温度时,最高频率仍能达到10.2 GHz;输入功率-25 dBm时,可工作在2~10 GHz的频率范围。 相似文献
10.