高速电流舵D/A转换器技术发展动态

综合论述了高速电流舵结构D/A转换器设计中的多项关键技术。以近年发表的高速电流舵结构D/A转换器的论文和公开的专利为基础,以电流舵结构D/A转换器设计中所遇到的多种非理想因素为依据,分类介绍了每种关键技术的原理、特点,并给出评价,提出了这些技术在电路级实现时需要考虑的因素。     

一种四象限14位乘法型D/A转换器设计

设计了一种14位乘法型D/A转换器。采用高3位温度计编码、低11位二进制编码的分段电流模R-2R电阻网络结构,规避了高分辨率二进制电流模R-2R电阻网络开关尺寸大、版图匹配难度大的缺点。基于混合信号CMOS工艺进行了流片,实测DNL在±0.5 LSB以内,INL在±0.8 LSB以内。该D/A转换器适用于工业控制、仪器仪表等领域。     

带高速电流舵DAC的直接数字频率合成器

本文给出了一种高速SiGe BiCMOS直接数字频率合成器设计。该数字频率合成器单片集成了高速DDS数字核,10位差分电流舵 DAC,串/并接口和时钟控制逻辑。芯片采用0.35μm SiGe BiCMOS标准工艺流片,工作在1GHz系统频率。测试结果显示,该DDS能够生成高达400+ MHz的捷变模拟sine波形。     

一种高速LVDS驱动电路的设计

介绍了一种采用0.18μm CMOS工艺制作的高速(500MHz)LVDS驱动电路.分析了开关时序和共模反馈对电路的影响,采用开关控制信号整形电路和基于"主-从"结构的共模设置电路,得到适当的开关时序和较好的共模电平设置,使LVDS输出电路具有更小的过冲电压和更稳定的共模电平.该LVDS驱动电路用于1GHz 14位高速D/A转换器芯片.样品电路测试结果表明,输出速率在500MHz时,LVDS驱动电路的指标满足IEEE-1596 reduced range link标准.     

深亚微米MOS晶体管匹配特性总剂量辐照效应研究

Based on 0.18 μm MOS transistors, for the first time, the total dose effects on the matching properties of deep submicron MOS transistors are studied. The experimental results show that the total dose radiation magnifies the mismatch among identically designed MOS transistors. In our experiments, as the radiation total dose rises to 200 krad, the threshold voltage and drain current mismatch percentages of NMOS transistors increase from 0.55% and 1.4% before radiation to 17.4% and 13.5% after radiation, respectively. PMOS transistors seem to be resistant to radiation damage. For all the range of radiation total dose, the threshold voltage and drain current mismatch percentages of PMOS transistors keep under 0.5% and 2.72%, respectively.     

抗辐射低功耗流水线型8位100 MS/s ADC

设计并实现了一种抗辐射低功耗流水线型8位ADC。对流水线型结构的分辨率影响进行分析,确定了最优的级间分辨率和流水线结构。采用多种电路的结构设计,降低了电路功耗。为达到抗辐射指标,对电路进行了抗辐射加固设计。测试结果表明,在3 V电源电压、100 MHz时钟输入频率、70.1 MHz模拟输入频率的条件下,该ADC的SFDR为59.6 dBc,稳态总剂量能力为 2 500 Gy(Si),单粒子闩锁阈值为75 MeV·cm²/mg,功耗为69 mW。该ADC采用0.35 μm CMOS工艺制作,面积为0.75 mm²。该ADC适用于空间环境的通信系统。     

采用分段平移技术校正流水线A/D转换器级间增益的方法

分析了流水线A/D转换器采样电容与反馈电容之间的增益失配,探究了运放有限增益与流水线残差输出及A/D转换器输出的关系,建立了精确的系统模型。通过建立14位流水线A/D转换器Verilog-A的行为级模型,在数字域对流水线A/D转换器输出数字码进行分段平移。在第一级级间增益误差达到±0.012 5时,校正前信噪比仅为62 dB,校正后信噪比提升到85 dB。提出的校正方法可有效补偿由流水线级间增益导致的数字输出不连续和线性度下降。     

一种低延迟折叠插值12位1.5 GS/s ADC

基于4级级联折叠插值架构,提出了一种12位ADC。电路采用0.18 μm SiGe BiCMOS工艺设计。单核达到1.5 GS/s的转换速度,接口输出为2-lane LVDS,延迟时间小于7 ns。前端采样保持电路和折叠插值量化器采用纯双极设计,在不修调的情况下可达到12位量化精度。最后,给出版图设计要点和测试结果。     

基于差分编码技术的12.5 Gbit/s高速SerDes发射机

研究并设计了一种基于差分编码技术的12.5 Gbit/s高速SerDes发射机。该电路由并串转换模块、去加重控制模块和驱动模块组成。驱动模块采用电流模逻辑异或门结构,动态负载的加入可以在降低功耗的同时实现与传输线的阻抗匹配。首次提出在并串转换模块中加入差分编码电路的解决方案,以保证原码输出,从而使数据在发射机内完成差分编解码的过程。后仿真结果表明,发射机数据传输速度达到12.5 Gbit/s。此时发射机整体功耗为39 mW,输出总抖动为0.05 UI,远小于JESD204B标准所要求的0.3 UI。     

一种易烧写高可靠的硅化物多晶熔丝修调电路

多晶硅熔丝是一种单次可编程(OTP)的非易失存储单元,常用于集成电路的修调,确保电路在PVT下性能稳定。对传统熔丝修调电路进行了改进,设计了一种常规修调电压下高可靠的硅化物多晶熔丝修调电路。该电路具有功耗低、易扩展和复用性强等优点。基于0.25 μm CMOS工艺流片测试,该电路在3.3 V电压下实现了14位DAC高31位温度计码恒流源的修调。