高速A／D变换器及其基本单元电路

高速Ａ／Ｄ变换器及其基本单元电路洪志良（复旦大学电子工程系，上海，２００４３３）１引言全平行操作的Ａ／Ｄ变换器能在一个时钟循环内完成Ａ／Ｄ变换器所有位的转换，所以它是速度最快的Ａ／Ｄ变换器，文献中把全平行操作Ａ／Ｄ变换器称为高速Ａ／Ｄ变换器。在高速数...     

一种带宽为3.8GHz，增益步长为0.1dB的可编程增益放大器

A broadband programmable gain amplifier（PGA） with a small gain step and low gain error has been designed in 0.13 m CMOS technology. The PGA was implemented with open-loop architecture to provide wide bandwidth. A two-stage gain control method, which consists of a resistor ladder attenuator and an active fine gain control stage, provides the small gain step. A look-up table based gain control method is introduced in the fine gain control stage to lower the gain error.The proposedPGAshows a decibel-linear variable gainfrom4 to20 dB with a gain step of 0.1 dB and a gain error less than˙0.05 dB. The 3-dB bandwidth and maximum IIP3 are 3.8 GHz and 17 dBm, respectively.     

2.4GHz CMOS高线性功率放大器

采用A类与B类并联的结构,设计了一种2.4GHz高线性功率放大器.输入信号较小时,A类放大器起主要作用;随着输入信号的增大,B类放大器起的作用越来越明显,来补偿A类的压缩,由此显著提高了放大器的线性度.电路主体为共栅管采用自偏置方法的共源共栅结构,提升了功放大信号工作时的可靠性.电路采用中芯国际0.13 μmCMOS工...     

一个6GHz宽带低相位噪声CMOS LC VCO

用SMIC 0.13 μm CMOS工艺实现了一个低相位噪声的6 GHz压控振荡器(VCO).在对其相位噪声分析的基础上,通过改进和优化传统的调谐单元和噪声滤波电路以及加入源极负反馈电阻实现了一个宽带、低增益、低相位噪声VCO.测试结果显示,在中心频率频偏1 MHz处的相位噪声为-119 dBc/Hz,频率调谐范围为6...     

采用0.25μm CMOS工艺、适用于LVDS驱动器的高性能多相时钟生成器的设计

提出了一种适用于LVDS驱动器的电荷泵锁相环(PLL)多相时钟生成器的设计方法,特别是在压控环形振荡器(VCO)设计中采用了高温度补偿和高电源抑制比的新技术,使得VCO的固定频率基本不受温度和电源电压变化的影响．采用UMC的0.25μm CMOS工艺模型,在Cadence的环境下用spectreS仿真器模拟,结果表明设计的PLL对于不同的PVT：SSS、TTT、FFF、SFS、FSF(头两个字母表示工艺变化引起的模型参数的变化,第三个字母表示系统工作条件：T为75℃,3.3V;S为125℃,3.0V;F为0℃,3.6V),均能得到符合标准要求的7相时钟信号,其中VCO固定频率所对应的温度系数为32ppm/℃,电源反射比为0.2%/V．     

0.18μm CMOS工艺3.125Gb/s发送器的设计

介绍了一种采用深亚微米CMOS工艺实现单片集成发送器的设计.它适用于IEEE 802.3ae多通道10Gbps以太网接口(Ethernet).发送器主要由时钟发生器、多路选择器、占空比调整电路和片内阻抗匹配的线驱动器组成.为了提高传输速率发送器采用多相时钟结构,并且针对该种结构对发送器的功耗进行了系统优化.文中设计的电路采用0.18μm工艺仿真,总体功耗为95mW,线驱动器差分输出幅度为1600mV,发送器的系统抖动为50ps.     

低功耗、全差分流水线操作CMOS A/D转换器

提出一种基于运算跨导放大器共享技术的流水线操作A/D转换器体系结构,其优点是可以大幅度降低芯片的功耗和面积.采用这种结构设计了一个10位20MS/s转换速率的全差分流水线操作A/D转换器,并用CSMC 0.6μm工艺实现.测试结果表明,积分非线性为1.95LSB,微分非线性为1.75LSB;在6MHz/s采样频率下,对1.84MHz信号转换的无杂散动态范围为55.8dB;在5V工作电压、20MHz/s采样频率下,功耗为65mW.     

深亚微米CMOS模拟单元电路综合系统

介绍了一个基于公式的深亚微米CMOS模拟单元电路综合系统．通过较准确地计算电路的直流工作点和MOS管的小信号参数,以及由电路拓扑结构自动生成电路性能公式对已有的基于公式的方法进行了改进;同时考虑了电路的可制造性问题,使得综合出的电路在工艺波动和工作条件变化时仍能满足性能要求．大量的实验结果表明：与基于模拟器的方法相比,采用该系统可以快速综合出可制造的深亚微米CMOS模拟单元电路．     

改进的JPEG2000位平面编解码算法实现

针对JPEG2000中位平面编解码算法复杂、运算量大的问题,对其进行了优化,省去了其中的冗余操作．在引入特殊的数据存储格式和状态信息寄存器组的基础上,提出一种高效的存储器管理方法,简化了编解码过程,实现了数据处理的流水线操作,也大大减少了对存储器的读写次数．该算法采用0．25μm CMOS数字工艺流片,并被系统集成于数码相机芯片中．测试结果显示,改进后的算法有效地提高了位平面编解码的效率,具有存储器少、复杂度低的优点．     

一种超低功耗IR-UWB接收机射频前端

为满足无线体域网接收机超低功耗的要求,设计了一种3~5 GHz超低功耗非相关脉冲超宽带接收机射频前端电路,包括低噪声放大器(LNA)、有源巴伦和平方器。为了降低功耗,采用电流复用技术设计LNA和有源巴伦；同时设计了一种工作在亚阈值区域的全差分平方器,将基于吉尔伯特乘法器的平方器的功耗从mW级降低到μW级。此外,采用电容交叉耦合技术,提高了平方器的转换增益。基于SMIC 0.13 μm CMOS工艺的仿真结果显示,接收机射频前端在开关键控调制1 Mb/s脉冲速率下,其灵敏度达 -81 dBm,能量效率达0.42 nJ/pulse。