功率合成电路在氮化镓放大器中的应用

针对氮化镓大功率放大器,由于传统1/4λ枝节线的电桥互耦造成放大器的直流自激和低频自激,在传统1/4λ传输枝节的Wilkinson电桥的基础上,结合氮化镓器件尺寸,设计出以3/4λ传输枝节的Wilkinson电桥为功率分配器/合成器。其输出端口尺寸为27.2mm。在8GHz～9GHz内,插入损耗<1dB,输出端口隔离度>14dB,端口回波损耗>9dB。利用实验室自制的SiC材料衬底的2.5mm栅宽GaN HEMT器件为放大单元,设计完成了两路合成放大器,在8GHz连续波条件下,放大器饱和输出功率为41.46dBm,合成效率为82.3%。通过分析发现,放大器合成效率的下降主要是由每路放大单元特性不一致和功率合成网络损耗所造成的。     

AlGaN/GaN double-channel HEMT

正The fabrication of AlGaN/GaN double-channel high electron mobility transistors on sapphire substrates is reported.Two carrier channels are formed in an AlGaN/GaN/AlGaN/GaN multilayer structure.The DC performance of the resulting double-channel HEMT shows a wider high transconductance region compared with single-channel HEMT. Simulations provide an explanation for the influence of the double-channel on the high transconductance region.The buffer trap is suggested to be related to the wide region of high transconductance.The RF characteristics are also studied.     

静电掺杂对具有实际源漏接触的类MOS碳纳米管场效应管性能的改善

由于导电沟道-源/漏电极界面处可能发生的载流子带间隧穿,传统类MOS碳纳米管场效应管呈现出双极性传输特性,极大影响器件性能。为减小MOS碳纳米管场效应管的双极性传输特性,本文提出了一种基于静电掺杂策略的器件设计方法,并考虑了特种源漏电极接触情况。基于非平衡格林函数的研究结果表明,通过合理选取调节电压,即使源漏电极为肖特基接触,该策略不仅能减小器件的双极性传输特性,而且能有效提高其亚阈值性能。这对降低系统功耗、提高系统频率十分有利。进一步研究表明,该策略所获得的器件性能提高与调节电压的选取密切相关,因此在实际应用中应合理选取调节电压值以获得频率、静态功耗、动态功耗间的最佳折中。     

微纳米CMOS VLSI电路可靠性仿真与设计

介绍了CMOS VLSI的可靠性建模和仿真技术的发展历史、相应的仿真工具、失效机理等效电路和算法,重点总结了当前最新的CMOS超大规模集成电路可靠性建模仿真技术,为促进我国集成电路可靠性设计水平起到积极的作用。     

氮化物半导体电子器件的若干研究进展

近年来,氮化物半导体电子器件和材料研究有了重大的进展。在国家自然科学基金资助下,西安电子科技大学、北京大学和中科院微电子所完成了国家自然科学基金重点项目《GaN宽禁带微电子材料和器件重大基础问题研究》。致力于通过氮化物电子材料和器件的基础物理机理研究提高GaN电子材料的结晶质量和电学性能、发展新结构GaN异质结材料研究,获得高性能的GaN HEMT微波功率器件。本文主要介绍该项目在GaN微波功率HEMT和新型高k栅介质MOS-HEMT、InAlN/GaN材料的生长和物性缺陷分析以及HEMT器件研制、GaN异质结的量子输运和自旋性质研究以及GaN材料高场输运性质和耿氏器件等几个方面取得的研究进展。     

A 150%enhancement of PMOSFET mobility using hybrid orientation

正A high-performance PMOSFET based on silicon material of hybrid orientation is obtained.Hybrid orientation wafers,integrated by(100) and(110) crystal orientation,are fabricated using silicon-silicon bonding, chemical mechanical polishing,etching silicon and non-selective expitaxy.A PMOSFET with W/L = 50μm/8μm is also processed,and the measured results show that the drain-source current and peak mobility of the PMOSFET are enhanced by up to 50.7%and 150%at V_(gs) =-15 V and V_(ds) =-0.5 V,respectively.The mobility values are higher than that reported in the literature.     

AlGaN/GaN HEMTs with 0.2μm V-gate recesses for X-band application

正AlGaN/GaN HEMTs with 0.2μm V-gate recesses were developed.The 0.2μm recess lengths were shrunk from the 0.6μm designed gate footprint length after isotropic SiN deposition and anisotropic recessed gate dry etching.The AlGaN/GaN HEMTs with 0.2μm V-gate recesses on sapphire substrates exhibited a current gain cutoff frequency f_t of 35 GHz and a maximum frequency of oscillation f_(max) of 60 GHz.At 10 GHz frequency and 20 V drain bias,the V-gate recess devices exhibited an output power density of 4.44 W/mm with the associated power added efficiency as high as 49%.     

高质量Mg掺杂的P型Al0.2Ga0.8N的生长和电学特性研究

The growth of high-performance Mg-doped p-type AlxGa1-xN （x = 0.2） using metal-organic chemical vapor deposition is reported. The influence of growth conditions （growth temperature, magnesium flow, and thermal annealing temperature） on the electrical properties of Mg-doped ptype AlxGa1-xN （x = 0.2） has been investigated. Using the optimized conditions, we obtained a minimum p-type resistivity of 0.71 Ω·cm for p-type AlGaN with 20% Al fraction.     

集成电路可制造性工程与设计方法学

集成电路可制造性工怀设计是近年来发展很快的研究领域，它集ＩＣ设计、制造、封装和测试过程为一体，在统一框图（即产品制造成本和成品率驱动下）下，对产品进行规划和设计，应用该设计可以大大缩短ＩＣ产品研制周期，降低制造成本，提高成品率和可靠性，本文将综述该领域的研究进展，并阐述进一步的研究方向。     

集成电路可制造性经济学模型（二）：后道工序及综合效益模型

文章在讨论集成电路（ＩＣ）制造后工序特点基础上，提出了广义后道工序成本模型，该模型综合考虑了ＩＣ封装、总测及老化工序全过程，系统得到了可设计的经济学模型。最后，文章给出了一个集成电路工厂在某产品生命周期内的综合效益最优化模型，为ＩＣ可制造性设计和ＩＣ制造提供了经济学依据。