一种提高放大器增益和带宽的设计技术分析

运算放大器是信号处理中的基础模块,是高性能混合信号数据转换器、片上系统(SoC)等的重要组成部分。低功耗和高性能的基础电路模块成为系统发展的瓶颈,因此对增益和带宽增强型运算放大器的研究成为业界关注的焦点。为了研究运算放大器增益和带宽优化设计技术,实现低功耗高性能的解决方案,对电流重用技术的产生背景和技术演进作了较为详细的分析,体现了在技术进步过程中对结构的优化和改进,对高性能系统集成设计具有重要的参考意义。     

基于智能型红外焦平面电路液氮成像系统的研究与算法实现北大核心CSCD

提出了一种智能型红外焦平面电路液氮成像系统,系统采用UART转SPI数据传输,上位机VB软件开发SPI配置界面,可提高SPI寄存器批量配置效率和准确率,减少外界干扰产生误码和乱码情况,并结合FPGA、自研的IRCamExpert-CETC图像处理软件和图像采集卡搭建软硬件成像系统,本系统具有红外视频图像在线监测和多芯测试能力。本文进一步提出了基于单片像元级ADC的背景减除、盲元补偿、非均匀性校正、开窗、像素合并、空间滤波、图像均衡变换、时间延迟积分多种图像算法和总体算法结构,并通过对一款640×512阵列的智能型红外焦平面电路进行测试,验证了单片红外焦平面多功能图像算法,并实现了系统对智能型红外焦平面全参数的性能评估。采用像元级进行图像处理的方式,降低了采用算法级进行后续图像处理的难度,减少了图像处理算法消耗的资源。多功能图像算法为智能型红外焦平面的工程化应用提供了新技术途径。     

一种抗辐射加固RS485驱动器的设计

RS485通信协议要求：RS485驱动器输出短路至-7~12 V时,短路电流应小于250 mA。常规短路保护电路采用高压MOS实现,由于高压MOS栅极氧化层厚度很大,无法满足抗总剂量辐射加固的要求。提出了一种新型的驱动器输出短路保护电路,该电路利用5 V低压MOS管实现,通过合理设计线路、版图,实现了良好的短路保护效果和抗总剂量辐射能力。电路采用0.8 μm SOI CMOS工艺设计实现,常规及辐照测试结果证明了设计的正确性。     

系统级封装的片上和板级协同ESD保护方案

提出了一种面向系统级封装(SiP)的片上和板级协同设计方案,提升了电路的ESD性能。该SiP系统集成了若干驱动放大器、ADC和电阻电容。虽然集成的芯片引脚均可满足2 000 V的HBM ESD能力,但因为封装尺寸为0402的高精度薄膜电阻会受到损伤,所以SiP仅能承受600 V的ESD冲击。在SiP中增加了高速开关二极管1N4148,以泄放ESD冲击电流,使得该SiP集成电路系统的ESD能力从600 V提升至2 500 V。片上与板级协同设计方法能显著提升产品的可靠性,可广泛应用于SiP产品中。     

一种低失调高速宽带通用运算放大器

通过理论分析和流片测试,研究了一种四通道低失调、高速宽带通用运算放大器。输入级采用发射极反馈电阻和展宽频带电容,提高稳定性和转换速率。详细分析了减小输入失调电压和失调电流的补偿电路以及全NPN输出级。电路采用标准双极工艺制造,四通道芯片总面积为3.68 mm×2.29 mm,采用双列直插封装。测试结果为:GBW≥6 MHz、SR≥9 V/μs,全温失调电压小于2 mV(-55℃~+125℃),平均温度系数小于5μV/℃,可以在通用模拟系统中广泛使用。     

一种高精度低功耗数字温度传感器

提出了一种高精度低功耗数字温度传感器。采用内部寄生PNP管进行感温。设计了一种14位高精度Σ-Δ ADC,将前端感温单元输入的与温度相关的电压信号转换为数字信号,在数字域尺度变换,并最终输出。与使用传统逐次逼近型SAR ADC内核的温度传感器相比,提出的数字温度传感器具有更低的功耗。该传感器采用0.18 μm CMOS工艺设计并流片。测试结果表明,测温精度为±0.7 ℃(-55 ℃~125 ℃),芯片面积为1.2 mm²。     

一种采用低阈值技术实现的高速模数转换器

在0.35 μm标准CMOS工艺下实现了一款采用低阈值技术的高速流水线模数转换器。该转换器包括采样保持电路、流水线ADC核、时钟电路和基准电路。相比于传统电路,该模数转换器中采样保持电路的放大器采用了低阈值设计技术。其优势在于,在特定工艺下,通过低阈值器件补偿放大器可实现高增益带宽,提高了模数转换器的速度。同时,设计了一种全新的保护电路,可有效保证电路的正常工作。采用一种独特的偏置电路设计技术,不仅能够优化跨导放大器的增益和带宽,还可以调节MOS器件工作状态。转换器采用4 bit+8×1.5 bit+3 bit的十级流水线架构,实现了14位精度的模数转换功能。在5 V电源100 MHz时钟下,仿真结果表明,SINAD为74.76 dB,SFDR为87.63 dBc,面积为5 mm×5 mm。     

一种系统级封装的ESD保护技术

介绍了一种系统级封装(SiP)的ESD保护技术。采用瞬态抑制二极管(TVS)构建合理的ESD电流泄放路径,实现了一种SiP的ESD保护电路。将片上核心芯片的抗ESD能力从HBM 2 000 V提升到8 000 V。SiP ESD保护技术相比片上ESD保护技术,抗ESD能力提升效果显著,缩短了开发周期。该技术兼容原芯片封装尺寸,可广泛应用于SiP类产品开发中。     

微纳米CMOS VLSI电路可靠性仿真与设计

介绍了CMOS VLSI的可靠性建模和仿真技术的发展历史、相应的仿真工具、失效机理等效电路和算法,重点总结了当前最新的CMOS超大规模集成电路可靠性建模仿真技术,为促进我国集成电路可靠性设计水平起到积极的作用。     

运算放大器共模抑制比的仿真与测试

从运算放大器共模抑制比(CMRR)定义开始,对多种仿真和测试方法进行分析和比较,深入论述辅助元器件(如电阻和辅助放大器)对待测器件(DUT)仿真和测试结果的影响,分别总结出适合于仿真和测试的方法,为运算放大器设计过程中的仿真验证和封装后的测试提供参考。