有限域GF(2~m)上基于基转换的正规基快速求逆方案

有限域GF(2m)在椭圆曲线密码体制中有着非常重要的应用,密码体制的整体效率大部分取决于GF(2m)上的运算效率。该文给出了有限域GF(2m)上使用正规基表示时的一种快速求逆方案,该方案基于基转换技术,更改运算元素的表示基,采用多项式基的AI求逆算法进行运算。实验表明,此方案比普通的正规基求逆算法更加快速。     

GF(2~m)域乘法器的快速设计及FPGA实现

有限域GF(2m)上的椭圆曲线密码体制以其密钥短、安全强度高的优点获得了广泛的重视和应用,该密码体制最主要的运算是有限域上的乘法运算。该文提出一种基于FPGA技术的多项式基乘法器的快速设计方法,并给出了面积与速度的比较分析。     

一种基于环Zn上圆锥曲线的双难题公钥密码体制

提出了一种圆锥曲线上的基于大整数分解困难与圆锥曲线上的离散对数困难问题的密码体制,是对有限域上双密钥公开加密体制在圆锥曲线上的模拟.在环Zn上的圆锥曲线上的密码体制较原密码体制有更好的安全性,同时在圆锥曲线上具有明文嵌入方便,求逆元速度快,元素阶的计算及曲线上点的运算都比较容易等优点,因此更易于实现.在引进标准二进制计...     

椭圆曲线上点的数乘的一种固定窗口算法

椭圆曲线密码体制是公钥密码体制研究的热点。计算椭圆曲线上点的数乘是椭圆曲线密码算法的基础。固定窗口算法利用大整数s的2^u进制表示和适量的预计算,减少椭圆曲线上点的加法运算,从而加快椭圆曲线上点的数乘的运算速度。介绍了利用混合坐标思想,减少有限域上求逆运算的次数,对固定窗口算法进行局部优化的方法。最后给出了固定窗口算法的复杂性分析,并讨论了窗口宽度的最佳选取。     

FPGA上二元域公钥系统中求逆模块的改进

公钥密码体制建立在有限域上本文针对二元域上操作复杂的基本运算求逆,将软件应用中效率较高的殆逆算法移植到FPGA中,利用其分步特点达到较低延迟,并利用度数和乘法的规律性缩减执行周期,以较小硬件开销增量换取了较大的性能提高.且模块又可能对多个二元域通用.此外,方案同样适用于软件求逆.     

GF(2~m)域上通用可配置乘法器的设计与实现

提出了一种应用于椭圆曲线密码体制中的有限域乘法器结构,基于已有的digit-serial结构乘法器,利用局部并行的bit-parallel结构,有效地省去了模约简电路,使得乘法器适用于任意不可约多项式;通过使用数据接口控制输入数据的格式并内嵌大尺寸乘法器,可以配置有限域乘法器的结构,用以实现基于多项式基的有限域乘法运算。该结构可以有效满足椭圆曲线密码体制的不同安全需求。     

GF(2~m)上椭圆曲线密码协处理器的快速实现

在分析椭圆曲线密码体制的基础上,给出了椭圆曲线密码体制基本运算单元的硬件设计方案,基于FPGA实现了一种GF(2m)上椭圆曲线密码协处理器.采用双端口RAM技术完成了协处理器与微控制器的挂接,并且根据微控制器不同的指令调度,协处理器能够完成椭圆曲线密码体制5种基本运算操作.实现结果表明,该协处理器能够适应160≤m≤400范围内任意有限域的选取,能较好地满足数字签名和数据加解密中的应用要求.     

有限域GF(2~m)上ECDSA算法的优化

椭圆曲线数字签名算法(ECDSA)是数字签名算法(DSA)在椭圆曲线密码体制中的实现,其安全性依赖于椭圆曲线离散对数问题(ECDLP)的难解性。该文介绍了ECDSA在有限域GF(2m)上的实现,利用射影坐标思想,改进椭圆曲线上求两点和运算公式,对点乘算法进行优化,有效地提高了数字签名和签名验证的速度。     

有限域GF(2m)上椭圆曲线密码体制的快速实现

椭圆曲线密码体制的快速实现是当前公钥密码体制研究的热点之一。椭圆曲线上点的标量乘和加法运算是椭圆曲线密码算法的核心运算。为了提高运算速度，利用射影坐标思想，改进椭圆曲线上求两点和运算公式，对标量乘算法进行优化。讨论了椭圆曲线密码体制的优势及研究其快速实现的意义。     

椭圆曲线密码体制快速算法研究

椭圆曲线密码体制是一种基于代数曲线的公开钥密码体制。使用椭圆曲线作为公钥密码体制的基础是由于定义在有限域上的椭圆曲线上的点的集合可构成阿贝尔群,由此可定义其上的离散对数,即椭圆离散对数。而求此离散对数是非常困难的,由此双方可以构造公钥密码体制,但椭圆曲线密码体制上的计算又是很复杂的,在实际实现过程中执行速度往往很慢。从构建快速、安全的密码体制的思想出发,文章分析了影响椭圆曲线密码体制执行速度的相关问题,为了提高椭圆曲线密码体制的运行速度,设计了其上的快速算法。     

VLSI architectures for computing multiplications and inverses in GF(2m)

Finite field arithmetic logic is central in the implementation of Reed-Solomon coders and in some cryptographic algorithms. There is a need for good multiplication and inversion algorithms that can be easily realized on VLSI chips. Massey and Omura recently developed a new multiplication algorithm for Galois fields based on a normal basis representation. In this paper, a pipeline structure is developed to realize the Massey-Omura multiplier in the finite field GF(2m). With the simple squaring property of the normal basis representation used together with this multiplier, a pipeline architecture is developed for computing inverse elements in GF(2m). The designs developed for the Massey-Omura multiplier and the computation of inverse elements are regular, simple, expandable, and therefore, naturally suitable for VLSI implementation.     

公钥密码系统中的硬件二元域求逆模块

针对二元域上基本运算求逆操作的复杂性问题,将软件应用中效率较高的求逆算法移植到现场可编程门阵列中,利用其分步特点获取较低延迟,并采用度数和乘法的规律性对执行周期进行缩减,以较小的硬件开销增量换取较大的性能提高。仿真实验结果表明,该模块能够适用于多个二元域及软件求逆。     

有限域上乘法运算快速实现的设计

提出了一种基于对数移位结构实现GF(2^m)上乘法运算的设计方法。在对有限域乘法进行分析及对对数移位结构进行介绍的基础上，对乘法实现进行了详细阐述。该设计方法可以在一个时钟内完成有限域乘法，其运算速度优势非常明显。     

一种通用GF(2~m)模乘加速器的快速实现

在椭圆曲线密码体制(ECC)中,有限域GF(2m)上模乘运算是最基本的运算,加速模乘运算是提高ECC算法性能的关键。针对不同不可约多项式广泛应用的现状,提出了一种通用GF(2m)模乘加速器设计方案。该加速器通过指令调度的方式,能快捷地完成有限域上模乘运算。实现结果表明,该设计完全适用于智能卡等应用要求。     

基于数据分散编码存储的门限方案分析研究

针对数据分散编码存储体系中的(m,n)门限方案进行研究.在分析编码存储有限域运算特点的基础上,求得有限域GF(2)及其扩域GF(2k)上的门限方案n值理论上限,设计并证明了一种能够接近门限方案n值上限的编码存储向量构造方法.通过实验数据分析不同门限方案的编码开销,表明对于各种门限方案设计情况,采用编码有限域GF(216)总能够实现相对较优的应用适用性.     

一种双域Montgomery求逆算法与硬件实现

有限域上的求逆运算是椭圆曲线密码算法的关键运算之一。分别对GF（p）和GF（2ⁿ）域上的Montgomery模逆算法进行分析,并将GF（2ⁿ）域上的Montgomery模逆算法中对变量阶数的比较进行了改进,这样不仅利于GF（p）和GF（2ⁿ）域上的模逆运算在统一的硬件结构上实现,也解决了数据位数较大时进行阶数比较延迟较大的问题,在此基础上提出一种基于GF（p）和GF（2ⁿ）双域上统一的模逆算法,并根据算法,采用双域可伸缩运算单元,实现了一种可扩展的统一Montgomery模逆硬件结构。设计采用Verilog-HDL语言进行硬件描述,并基于0.18 μm工艺标准单元库进行了综合,结果表明该设计与其他设计相比具有灵活性好、性能高的特点。     

Low-Complexity Bit-Parallel Multiplier over GF(2$^m$) Using Dual Basis Representation

Recently, cryptographic applications based on finite fields have attracted much attention. The most demanding finite field arithmetic operation is multiplication. This investigation proposes a new multiplication algorithm over GF（2^m） using the dual basis representation. Based on the proposed algorithm, a parallel-in parallel-out systolic multiplier is presented, The architecture is optimized in order to minimize the silicon covered area （transistor count）. The experimental results reveal that the proposed bit-parallel multiplier saves about 65% space complexity and 33% time complexity as compared to the traditional multipliers for a general polynomial and dual basis of GF（2^m）.