素数域椭圆曲线密码在智能卡上的设计与实现

椭圆曲线密码体制具有密钥短,安全性高的特点,十分适合在智能卡上使用.针对智能卡存储与计算能力有限的特点,分析了选择素数域椭圆曲线密码的原因,并提出一种基于RSA基本运算的ECC实现方案.通过该方案,可以利用已有的RSA智能卡平台所提供的运算协处理器实现素数域上的ECC算法.详细分析了椭圆曲线密码实现过程中的各个细节,并针对倍点与点加这两个基本运算,设计出针对智能卡的实现方案,该方案可以最大程度节省智能卡存储空间.最后给出了素数域椭圆曲线签名算法在智能卡上实现的实验数据,证明设计的实现方案是高效的.     

一种通用ECC协处理器的设计与实现

提出一种能同时在素数域和二进制有限域下支持任意曲线、任意域多项式的高速椭圆曲线密码体系(ECC)协处理器。该协处理器可以完成ECC中的各种基本运算,根据指令调用基本运算单元完成ECDSA及其他改进算法。支持384位以下任意长度的ECC应用,采用基于字的模乘器、操作数分离、RAM阵列等技术提高系统性能。     

GF(2m)上椭圆曲线密码协处理器的硬件实现

给出了一款GF(2m)上椭圆曲线密码协处理器的描述。对于椭圆曲线密码学中最关键的模乘运算采用蒙格玛利模乘算法，并且对这种算法进行改进，得到一种通用性较强的算法。对于硬件实现中遇到的判断寄存器是否为零，给出了一种快速方法。该协处理器共分为6部分，分别为：主控制单元，椭圆曲线点乘单元，椭圆曲线点加单元，椭圆曲线点倍单元，有限域加法单元，蒙格玛利模乘算法单元。     

有限域GF(2m)上椭圆曲线密码体制的快速实现

椭圆曲线密码体制的快速实现是当前公钥密码体制研究的热点之一。椭圆曲线上点的标量乘和加法运算是椭圆曲线密码算法的核心运算。为了提高运算速度，利用射影坐标思想，改进椭圆曲线上求两点和运算公式，对标量乘算法进行优化。讨论了椭圆曲线密码体制的优势及研究其快速实现的意义。     

椭圆曲线密码的三元算法

基于离散对数问题的椭圆曲线公钥密码体制越来越倍受关注.在该体制中,因最耗时的运算是椭圆曲线上的点与一个整数的乘法运算,所以倍点运算的快速算法是椭圆曲线密码快速实现的关键.利用整数的有符号的三元展开,实现了椭圆曲线密码的快速算法,其效率比二元算法提高12.4%.     

抗SPA攻击的快速标量乘法

标量乘法是椭圆曲线密码的基本运算,也是最耗时的运算,其运算效率直接决定着椭圆曲线密码的性能,其安全性直接影响到椭圆曲线密码系统的安全性。设计了基于NAF表示的抗SPA攻击的标量乘法算法。算法迭代体每轮处理标量NAF表示的多‘位’,消除了每轮迭代的能量消耗差异,实现了抵抗SPA攻击的目标。对比分析表明,与以往研究相比,所得算法的效率有较大幅度的提升。同时,所得算法不依赖于任何密码协处理器,具有较好的通用性。     

椭圆曲线密码体制中的快速点乘算法

点乘运算是实现椭圆曲线密码体制的基本运算,同时也是最耗时的运算,它的运算效率直接决定着ECC的性能。本文从三方面分析了椭圆曲线密码体制中快速点乘的实现,并将Marc Joye和Sung-Ming Yen提出的具有最小汉明重的从左到右带符号二进制编码应用于椭圆曲线密码体制的点乘算法中,生成了一个能快速实现的二进制编码新点乘算法,适用于计算能力和集成电路空间受限,要求高速实现的情况。     

椭圆曲线密码体制中的快速点乘算法

点乘运算是实现椭圆曲线密码体制的基本运算，同时也是最耗时的运算，它的运算效率直接决定着ECC的性能。本文从三方面分析了椭圆曲线密码体制中快速点乘的实现，并将Marc Joye和Sung—Ming Yen提出的具有最小汉明重的从左到右带符号二进制编码应用于椭圆曲线密码体制的点乘算法中，生成了一个能快速实现的二进制编码新点乘算法，适用于计算能力和集成电路空间受限，要求高速实现的情况。     

Fm2域椭圆曲线密码系统软件实现的优化技术研究

在椭圆曲线密码系统的实现中,选择适当的优化技术对椭圆曲线密码系统的运算性能影响巨大.针对Fm2域椭圆曲线密码系统的关键操作,讨论了点加、倍点和标量乘法等基本运算的优化实现技术,论证了综合使用各种优化技术可以大大提高整个椭圆曲线密码系统的运算性能.     

一种通用GF(2~m)模乘加速器的快速实现

在椭圆曲线密码体制(ECC)中,有限域GF(2m)上模乘运算是最基本的运算,加速模乘运算是提高ECC算法性能的关键。针对不同不可约多项式广泛应用的现状,提出了一种通用GF(2m)模乘加速器设计方案。该加速器通过指令调度的方式,能快捷地完成有限域上模乘运算。实现结果表明,该设计完全适用于智能卡等应用要求。     

一种基于有限域的快速乘法器的设计与实现

基于有限域上椭圆曲线公开密匙协议的离散对数计算算法正日益成为热点，而有限域上的计算尤其是乘法计算极大地影响其加／解密速度。为了提高椭圆曲线密码系统的计算速度，需要从很多方面考虑，但其中关键的一点在于如何提高乘法器的速度，且保持其规模在能够接受的范围。在对椭圆曲线的分析基础上提出了一种有限复合域GF((2^m1)^m2)上的快速乘法器。该乘法器采用并行计算和串行计算相结合的原则，在增加少量硬件规模将一次有限域乘法的计算速度由原来的m=m2m1个时钟周期降低到m2个时钟周期，从而极大地提高了乘法器的计算速度。通过FPGA的验证测试证明该方法在速度上完全适合椭圆曲线密码系统。     

可伸缩双有限域模加减器的研究与实现

在改进通用模加减算法的基础上,实现一种结构优化的模加减器。采用基于字的模加减法统一硬件架构,使该设计具有良好的可扩展性,可以完成素数有限域GF(p)和二进制有限域GF(2m)上任意长度操作数的模加减法运算。该设计引入流水线结构,使其工作效率提高50%~80%,可以应用于各种高性能的椭圆曲线密码协处理器设计中。     

HW/SW co-design for public-key cryptosystems on the 8051 micro-controller

It is a challenge to implement large word length public-key algorithms on embedded systems. Examples are smartcards, RF-ID tags and mobile terminals. This paper presents a HW/SW co-design solution for RSA and Elliptic Curve Cryptography (ECC) over GF(p) on a 12 MHz 8-bit 8051 micro-controller. The hardware coprocessor has a Modular Arithmetic Logic Unit (MALU) of which the digit size (d) is variable. It can be adapted to the speed and bandwidth of the micro-controller to which it is connected. The HW/SW co-design space exploration is based on the GEZEL system-level design environment. It allows the designer to find the best performance-area combination for the digit size. As a case study of an FPGA prototyping, 160-bit ECC over GF(p) (ECC-160p) was implemented on Xilinx Virtex-II PRO (XC2VP30). The results show that one point multiplication takes only 130 ms including all communications between the 8051 and the coprocessor. The performance is 40 times faster than the most optimized SW implementation on a small CPU in literature. This is achieved by the HW/SW co-design exploration in order to find the optimized digit size of the MALU. On the other hand, the design of ECC-160p maintains a high level of flexibility by using coprocessor instructions. Our proposed architecture proves that HW/SW co-design provides a high performance close to ASIC solutions with a flexible feature of SW even on a small CPU.     

一种基于复合域的ECC的快速乘法器

基于有限域上椭圆曲线公开密匙协议的离散对数计算算法正日益成为热点,而有限域上的计算尤其是乘法计算极大地影响其加/解密速度。基于ECC中有限域乘法的重要性,该文给出了一种复合域GF((2m1)m2)上的快速乘法器。该乘法器采用并行计算和串行计算相结合的原则,增加少量硬件规模将一次有限域乘法的计算速度由原来的m=m2m1个时钟周期降低到m2个时钟周期,从而极大地提高了乘法器的计算速度。     

GF（3^m）-ECC算法及其软件实现

研究GF（3^m）有限域算术、GF（3^m）上的椭圆曲线群算术和椭圆曲线密码协议。设计并实现椭圆曲线密码算法库,对各种GF（3^m）-ECC密码算法进行仿真和性能分析,结果表明GF（3^m）-ECC算法与GF（2^m）和GF（p）上的ECC算法效率相当,可以应用到基于ECC的各种安全协议设计中。     

基于随机掩码的AES算法抗DPA攻击硬件实现

该文提出了一种基于随机掩码的抗DPA（Differential Power Analysis）攻击的AES算法硬件实现方案。基于随机掩码的AES算法实现中最为关键之处就是唯一的非线性变换即S盒（SubBytes）的实现,该文将S盒中有限域GF（28）上的求逆转换到GF（24）和GF（22）上进行,有效实现了掩码防护。在该文的实现中,所有的中间结果均被随机掩码,证明了该文中AES算法实现能够抗DPA攻击,基于此掩码方案,给出了AES协处理器体系结构,设计实现128密钥的AES协处理器。在0.18μm工艺下,协处理器面积为0.298mm2 在100MHz频率下,加解密吞吐率达到了1.16Gbps。     

GF(2~m)域乘法器的快速设计及FPGA实现

有限域GF(2m)上的椭圆曲线密码体制以其密钥短、安全强度高的优点获得了广泛的重视和应用,该密码体制最主要的运算是有限域上的乘法运算。该文提出一种基于FPGA技术的多项式基乘法器的快速设计方法,并给出了面积与速度的比较分析。     

基于智能卡的RSA与ECC算法的比较与实现

智能卡上的常用公钥算法为RSA和ECC算法。分别阐述了两者在带有加密协处理器的智能卡平台上的实现过程．包括RSA算法中模幂运算、模乘运算的实现；ECC算法中基域的选择、坐标系的选择、标量乘法和域算术运算的实现。并在In6neon的SLE66CLX系列智能卡芯片上实现了多种密钥长度的RSA和ECC算法，时两种算法的时间和空间效率进行了比较．根据比较结果指出了两者的优劣。     

基于FPGA的GF(2~m)域求逆算法的设计研究

有限域GF(2m)上的椭圆曲线密码体制以其密钥短、安全强度高的优点获得了广泛的重视和应用,该密码体制域运算中最费时的运算是有限域上的求逆运算。论文提出一种基于多项式基乘法和平方的FPGA快速求逆设计方法,并给出了面积与速度的比较分析。