具有防御功耗攻击性能的双域椭圆曲线密码处理器设计

提出了一种新型椭圆曲线密码处理器设计方案．采用OJW（最优联合权重）点乘调度算法加速点乘运算，该方法对椭圆曲线数字签名算法的验证运算尤为有效．通过引入双域求逆与Montgomery模乘相统一的算法和数据通路，处理器能进行任意GF（p）和GF（2^n）域上的有限域运算．同时针对简单功耗攻击和差分功耗攻击，本文提出了有效的抗攻击措施．基于SMIC 0．18CMOS工艺的实现结果表明，该设计在面积、速度、芯片抗攻击性能方面较同类设计有明显优势．     

高速双域求逆单元的设计与实现

提出了一种能够在素数域和二进制域下,高速处理384位以下数据的模逆运算单元。其使用改进的 Montgomery 模逆算法将两个域下的求逆运算统一起来。设计中使用了 S—C操作数分离表示法减少进位传播,并提出 S—C减法运算修正算法保证其正确性。设计了双域 S—C分离加减运算单元,使其能高速完成两个有限域下的算术运算。     

有限域模乘专用指令设计

针对椭圆曲线密码算法中有限域模乘运算的需求,提出其专用模乘指令。利用指令域中的组参数实现算法多组模乘运算,通过对参数进行配置,使指令支持运算长度拓展,在模乘运算单元中实现Montgomery模乘算法,并设计素域和二进制域统一的硬件流水线,以及双域乘法器单元结构。实验结果表明,该有限域模乘指令和硬件运算单元具有较高的执行效率和较好的灵活性。     

有限素域上椭圆曲线模逆运算的设计与实现

在对四种不同类型的求模逆算法进行改进的基础上,提出了一种统一的有限素数域上的模逆运算结构。该结构结合这四种类型的模逆算法,通过选择信号完成Montgomery模逆或一般整数模逆运算,而不增加其它的硬件资源消耗。最后对该结构采用VHDL硬件描述语言进行了代码设计,并基于FPGA进行了编译综合和布局布线。实验结果表明该设计与采用两种不同结构分别计算的方案相比,节省近一半的硬件资源。     

可重构双基双域模乘器设计与实现

选择素数域和二进制域上基于字的Montgomery模乘算法,分析传统双域模乘器在二进制域上运算效率不高的问题,首先选择能够使两个域上模乘器延迟时间相当的字长,并对模乘器进行双域的可重构设计,使之能够同时支持素数域和二进制域上的运算。相较以往设计,采用双域双基设计的模乘器使时钟周期数平均缩短了48%。     

基于FIOS类型的Montgomery双域模乘器设计

针对FIOS类型的Montgomery模乘扩展算法的比特级-字级和字级-字级的两种实现形式进行研究,设计多处理单元的流水线组织结构实现算法,并对模乘器进行双有限域统一结构设计,使之能够同时支持两个有限域GF(p)和GF(2n)上的运算。最后对设计的两种模乘器用Verilog硬件描述语言进行代码描述,采用Synopsys公司的Design Compiler在Artisan SIMC 0.18μm typical工艺库下综合。实验结果表明,该模乘器不仅在运算速度和电路面积方面各具有优势,而且具有运算长度可变的灵活性。     

基于Kogge-Stone加法器改进的双域模乘器

模乘作为椭圆曲线公钥密码算法的核心运算,调用频率最高,提高其运算速度对于提高椭圆曲线密码处理器的性能具有重要意义。基于Kogge-Stone加法结构,结合可重构技术,实现一种能够同时支持素数域GF(p)和二元域GF(2~m)上模乘运算的双域模乘器,并对模块进行合理复用,节省硬件资源。用Verilog VHDL语言对该模乘器进行RTL级描述,并采用0.18μm CMOS工艺标准单元库进行逻辑综合。实验结果表明,该双域模乘器的最大时钟频率为476 MHz,占用硬件资源66 518 gates,实现256位的模乘运算仅需0.27μs。     

有限域GF(2m)模逆算法的改进与实现

在椭圆曲线密码体制中,有限域GF(2m)中模逆运算是最重要的运算之一。在分析一种通用有限域GF(2m)模逆算法的基础上,提出改进算法。改进算法减少了原算法快速实现时的缺点,能够有效地提高算法效率。基于FPGA分别实现了GF(283)和GF(2233)中模逆算法模块,并与2种已有实现结果进行了对比。结果表明,选取有限域GF(283)和GF(2233)时,改进算法效率提高率分别约为72.9%和59.5%。     

伽罗瓦域GF(28)上高矩阵为密钥的Hill加密衍生

针对传统的Hill加密算法仅是利用伽罗瓦域◢GF（p）◣上可逆的数字方阵作为密钥矩阵与明文向量作模◢p◣乘法进行加密运算,提出了一种新的在伽罗瓦域◢GF（2）［x］/p（x）◣上以多项式高矩阵作为密钥矩阵的Hill加密衍生算法。在Hill加密衍生算法中,明文向量为明文字符对应的多项式构成的多项式向量,随机选取密钥矩阵的一列作为加密时的平移增量,在◢GF（2）［x］/p（x）◣上进行密钥矩阵与明文向量的模8次不可约多项式◢p（x）◣的乘法和加法,然后获得元素为多项式的密文向量,从而实现明文信息加密。当攻击者在不知道◢p（x）◣、密钥矩阵以及随机抽取的平移向量的情况下由密文破解得到明文的难度更大,从而提高了伽罗瓦域◢GF（2）［x］/p（x）◣上Hill加密衍生算法的抗攻击能力。     

基于GF（28）域相似函数的椒盐噪声滤波算法

针对数字图像采集及处理过程中广泛存在的椒盐噪声,基于GF（2⁸）有限域,提出一种具有噪声点精确检测能力的改进型噪声滤波算法。根据图像相邻像素相关性,构建了GF（2⁸）域上的相似函数,并据此提出了GF（2⁸）域上的图像自适应椒盐噪声检测算子,可对噪声点准确定位;结合中值滤波算法完成数字图像的椒盐噪声自适应滤除。实验表明提出算法对噪声点定位准确,在图像的恢复和保护图像细节方面对比其他算法有较大提高,对强噪声污染图像的恢复也有较好效果。     

Applying systolic multiplication–inversion architectures based on modified extended Euclidean algorithm for GF(2) in elliptic curve cryptography

Elliptic curve cryptography is a very promising cryptographic method offering the same security level as traditional public key cryptosystems (RSA, El Gamal) but with considerably smaller key lengths. However, the computational complexity and hardware resources of an elliptic curve cryptosystem are very high and depend on the efficient design of EC point operations and especially point multiplication. Those operations, using the elliptic curve group law, can be analyzed in operations of the underlined GF(2^k) Field. Three basic GF(2^k) Field operations exist, addition–subtraction, multiplication and inversion–division. In this paper, we propose an optimized inversion algorithm that can be applied very well in hardware avoiding well known inversion problems. Additionally, we propose a modified version of this algorithm that apart from inversion can perform multiplication using the architectural structure of inversion. We design two architectures that use those algorithms, a two-dimensional multiplication/inversion systolic architecture and an one-dimensional multiplication/inversion systolic architecture. Based on either one of those proposed architectures a GF(2^k) arithmetic unit is also designed and used in a EC arithmetic unit that can perform all EC point operations required for EC cryptography. The EC arithmetic unit’s design methodology is proposed and analyzed and the effects of utilizing the one or two-dimensional multiplication/inversion systolic architecture are considered. The performance of the system in all its design steps is analyzed and comparisons are made with other known designs. We manage to design a GF(2^k) arithmetic unit that has the space and time complexity of an inverter but can perform all GF(2^k) operations and we show that this architecture can apply very well to an EC arithmetic unit required in elliptic curve cryptography.     

AES算法中模逆运算电路设计与实现

AES算法中字节替换和轮密钥扩展都需使用模逆运算.模逆运算是AES算法中最复杂的运算,也是AES算法中最关键的模块之一.本文分析二进制扩展的欧几里德算法,基于该算法使用Verilog HDL设计模逆运算电路,通过FPGA实现模逆运算.电路选用优先权编码器、比较器和移位寄存器等基本逻辑部件组成,使得两个多项式次数的计算、...     

基于资源复用的RSA加速器层次化架构

为了解决RSA在模频繁变化情况下性能不足的问题,在已有蒙哥马利模乘器的基础上采用层次化架构设计复用硬件资源,实现了基于改进扩展欧几里德算法的偶数模逆器和[R2modM]运算器。实验结果显示,在14%的额外硬件资源开销下RSA加速器性能在模频繁变化应用下比原来提高2倍。其中,模逆器性能较其他设计提高了3倍,[R2modM]运算器性能比复用模幂电路的实现方法提高了一个数量级。     

VLSI architectures for computing multiplications and inverses in GF(2m)

Finite field arithmetic logic is central in the implementation of Reed-Solomon coders and in some cryptographic algorithms. There is a need for good multiplication and inversion algorithms that can be easily realized on VLSI chips. Massey and Omura recently developed a new multiplication algorithm for Galois fields based on a normal basis representation. In this paper, a pipeline structure is developed to realize the Massey-Omura multiplier in the finite field GF(2m). With the simple squaring property of the normal basis representation used together with this multiplier, a pipeline architecture is developed for computing inverse elements in GF(2m). The designs developed for the Massey-Omura multiplier and the computation of inverse elements are regular, simple, expandable, and therefore, naturally suitable for VLSI implementation.     

基于FPGA的GF(2~m)域求逆算法的设计研究

有限域GF(2m)上的椭圆曲线密码体制以其密钥短、安全强度高的优点获得了广泛的重视和应用,该密码体制域运算中最费时的运算是有限域上的求逆运算。论文提出一种基于多项式基乘法和平方的FPGA快速求逆设计方法,并给出了面积与速度的比较分析。     

GF（3^m）-ECC算法及其软件实现

研究GF（3^m）有限域算术、GF（3^m）上的椭圆曲线群算术和椭圆曲线密码协议。设计并实现椭圆曲线密码算法库,对各种GF（3^m）-ECC密码算法进行仿真和性能分析,结果表明GF（3^m）-ECC算法与GF（2^m）和GF（p）上的ECC算法效率相当,可以应用到基于ECC的各种安全协议设计中。     

一种高性能大数模运算单元及其应用

为了加速公钥密码系统的实现速度,设计支持大教模乘和模加减运算的模运算单元是关键.目前的方法多关注于这两种运算的分别实现,为了改善这种方式导致的硬件单元吞吐量低的问题,提出了一种流水线结构的高性能大数模运算单元.基于改进的Montgomery模乘算法,采用流水线技术,把模乘电路分成3个流水线阶段,并把模加减电路结合到第3阶段,得到一种能同时计算模乘和模加减的模运算单元.仿真结果显示,模运算单元以较少的资源占用率获得了较高的吞吐量,非常适合做高性能的公钥密码系统的基本硬件运算单元.