排序方式: 共有125条查询结果,搜索用时 187 毫秒
1.
为了在不修改处理器结构的基础上检测代码重用攻击,提出面向代码重用攻击检测的安全调试架构。针对通用基础调试结构可利用的调试信号,设计总线跟踪模块,为执行内存访问控制提供接口。研究基于性能计数器的函数级代码重用攻击检测方法,增加跟踪检测微控制单元,使安全调试架构与性能计数器配合工作,在不插桩的前提下完成检测。实验结果表明,安全调试架构传输延时小,资源消耗少,能够有效检测代码重用攻击。 相似文献
2.
文章通过研究Lattice公司的ispLSI系列器件的内部结构 ,讨论了在系统可编程器件的输入信号处理方法 ,给出了几种常用的信号处理电路。 相似文献
3.
4.
本文利用Inverse Butterfly网络拓扑结构的自路由特性,并结合分治策略,提出了一种能够硬件高速实现任意比特置的换选路算法.利用该算法能够在O(lgN)条指令内完成N-bit任意静态置换操作,在O(lg2N)条指令内完成N-bit任意动态置换操作.在此基础上,本文构造了一种新型比特置换单元-Permutation Unit based on Inverse Butterfly,IBPU.并将它在SMIC 65nm工艺下进行了逻辑综合,结果表明:与以往研究成果相比,本文提出的IBPU资源消耗降低了约32%,延迟降低了近30%.当完成静态置换操作时,其功能单元所消耗的代价最小,不超过以往设计的60%;当完成动态置换操作时,虽然消耗的代价较大,但其随置换位宽N的增加涨幅较小,因此具有较高的稳定性,其综合性能优势明显. 相似文献
5.
现有的可重构分组密码实现结构中,专用指令处理器吞吐率不高,阵列结构资源利用率低、算法映射过程复杂.为此,设计了分组密码可重构异构多核并行处理架构RAMCA(Reconfigurable Asymmetrical Multi-Core Architecture),分析了典型SP(AES-128)、Feistel(SMS4)、L-M(IDEA)及MISTY(KASUMI)结构算法在RAMCA上的映射过程.在65nm CMOS工艺下完成了逻辑综合和功能仿真.实验表明,RAMCA工作频率可达到1GHz,面积约为1.13mm2,消除工艺影响后,对各分组密码算法的运算速度均高于现有专用指令处理器以及Celator、RCPA和BCORE等阵列结构密码处理系统. 相似文献
6.
一种基于FPGA的可重构密码芯片的设计与实现 总被引:1,自引:0,他引:1
介绍了SHA-1、SHA224及SHA256三种安全杂凑算法的基本流程,采用可重构体系结构的设计思想和方法设计出一款可实现这三种算法的可重构密码芯片,并对关键路径进行了优化设计。最后给出了基于Altera公司的Cyclone系列FPGA的可重构密码芯片的实现结果。 相似文献
7.
信息安全SOPC硬件平台的架构设计 总被引:1,自引:0,他引:1
平台化设计已经成为国际上渐趋流行的设计理念,SOPC给用户提供了一个最为灵活的设计平台。本文针对SOPC的特点进行信息安全平台设计,分析了信息安全平台的需求,总结其设计应遵循的原则;在此基础上提出一个信息安全SOPC硬件平台架构模型,并专门针对NiosII进行了详细设计。最后针对平台设计中的MCU、总线设计等关键问题提出了相应的解决方案。 相似文献
8.
提出了一种应用于椭圆曲线密码体制中的有限域乘法器结构,基于已有的digit-serial结构乘法器,利用局部并行的bit-parallel结构,有效地省去了模约简电路,使得乘法器适用于任意不可约多项式;通过使用数据接口控制输入数据的格式并内嵌大尺寸乘法器,可以配置有限域乘法器的结构,用以实现基于多项式基的有限域乘法运算。该结构可以有效满足椭圆曲线密码体制的不同安全需求。 相似文献
9.
基于CY7C68013安全U盘的硬件设计 总被引:1,自引:0,他引:1
针对现存安全U盘的不足,提出了一款集数据加/解密、认证、抵抗攻击于一体的大容量安全U盘硬件设计方案,它能够较好地保护密算法和密钥的安全,在超期或非法操作超过一定次数时可自动销毁算法和存储的数据.从安全模型、结构模型等方面进行阐述,重点介绍了USB接口控制模块、数据加/解密、安全芯片操作等几个关键模块的开发,最后从策略、密钥安全等方面对此U盘的安全性进行了整体分析. 相似文献
10.