AISCE：一个超大规模集成电路结构级版图自动综合系统

本文从设计思想和实现路线两方面介绍了一个超大规模集成电路的自动化设计系统－ＡＩＳＣＥ系统。这是一个结构级版图自动综合系统，针对不同的设计，可以采用结构级硬件描述语言对电路进行描述，并通过优化和综合自动产生最终版图；也可以通过逻辑图编辑器对电路进行交互式编辑或通过输入电路网表对电路进行版图综合产生最终版图，对系统实际使用的验证表明，该系统具有较高的执行效率和广泛的应用前景。     

一个新的MOS模拟单元电路版图的STACK生成方法

提出了一种新的MOS模拟单元电路的STACK版图自动生成方法。该方法将电路网表映射为扩散图,基于扩散图进行电路划分、模板匹配和对称查找。提出的对称查找算法适用于非全对称电路的最大匹配对称结构查找。文中改进了Atallah欧拉路径生成算法,通过增加哑元条保证欧拉路 径的生成。对生成的STACK,采用分布式寄生电容模型计算各个节点的寄生电容,并计算STACK的面积和形状,以确保其能够满足设计要求。     

256×9位FIFO存储器的设计与研制

设计了256×9位FIFO存贮器，该电路数据的输入、输出端口，读、写控制端口是分开的，其存储单元采用双通道RAM结构，具有同步／异步数据传输功能，在读写过程中能自动给出存储体内数据的空满标志，并同时控制数据的读写操作，用读控制信号作为三态输出的使能端。设计中利用CAD工具分别进行了逻辑、电路仿真和版图验证，设计的读写速度为10MHz，采用标准3μm硅栅CMOS工艺实现。     

SOI电路的研制

本文介绍了SOI晶体管的结构和特点，并对体硅CMOS电路和SOICMOS电路在工艺及版图设计上进行了比较。     

CMOS模拟集成电路版图设计

由于模拟集成电路的性能与版图设计密切相关,着重介绍了CMOS模拟电路版图设计的一般思路,优化器件结构和平面布局使寄生效应对电路性能的影响降至最低。     

微型法-珀腔阵列光谱探测器读出电路的模拟与设计

针对微型法-珀腔阵列光谱探测器读出电路的单芯片集成化设计,在研究分析微型法-珀腔阵列光谱探测器的结构和工作原理的基础上,提出了基于2μm标准CMOS工艺的8位线阵微型法-珀腔阵列光谱探测器读出电路方案,研究了电路中各元器件的结构与结构参数,在ORCAD软件平台下完成了读出电路各单元电路与系统电路的设计、仿真与优化,利用TANNER软件完成了微型法-珀腔阵列光谱探测器读出电路的版图设计及版图验证。该电路工作电压为 5 V,总功耗为4.82μW,版图面积0.37 mm×0.22 mm。     

自动布局布线程序

功述描述了用于规划芯片的自动布局布线程序。其特点是在单元电路版图实现之前进行布局布线以及布线是在单元内部进行，不存在专门的布线通道。这种布图模式，以多端网连接模型作为布局布线的连接模型，并以布线均匀作为主要的目标函数。 整个程序模块分为矩阵网格规划和布局，总体布线，端口分配三部分。在布局中采用最小切割算法。初始布线以布线均匀，连线长度最短为目标，并采用一个基于布线均匀的“重心“算法。通过再布线和通     

LC3282 ARINC总线接口电路的研制

本文介绍了 L C3 2 82 ARINC总线接口电路的主要功能、版图设计、制造工艺和测试 ,并说明了该电路研制过程中遇到的主要问题和解决方法     

CMOS集成电路ESD设计

主要介绍了人体的静电模型和IC中ESD(Electric Static Discharge)保护设计的防护电路以及注意事项,包括输入端口两级ESD保护结构和版图要求,输出端、电源与地之间的ESD保护设计,ESD保护可以增强电路的可靠性。同时简要介绍了输入、输出端口电源、地,以及必须遵循的ESD规则。     

电路图的自动生成技术

本文提出一种从版图自动生成电路逻辑图的方法。此方法主要是从MOS IC版图中提取出电路的逻辑关系,而后根据这些逻辑关系由计算机自动生成电路的逻辑图,供版图的逻辑验证之用。此方法应用了排队技术和布局优化技术等,使生成的电路逻辑图符合一般的要求,节省了面积。它能支持自顶向下的设计过程,已用FORTRAN语言程序化,并已在不同的MOS IC电路绘图中得到应用。     

集成印制电路板设计系统IPBDS

本文描述一个在微型计算机上实现的集成印制电路板设计系统IPBDS.在IPBDS的研制过程中,采用了支持分层设计的并行系统结构,将各种用于设计输入、设计检验和布图设计等CAD工具集中由一个设计数据库进行统一的组织和管理,实现了电路设计的一次性输入存储,供多个CAD工具共同使用,避免了各工具间复杂和重复的数据转换,减少了存储的冗余,保证了数据的一致性和设计的完整性,为印制电路板设计提供了一个集成和有效的环境.     

基于FPGA的BLVDS高速通信总线设计

测试总线是测试系统中的一个重要环节,是准确传输信号的关键。详细介绍了LVDS与BLVDS技术,在此基础上论述了BLVDS总线布置设计、PCB布线设计、数据格式设计及通信背板设计,并提出了一种基于FPGA的BLVDS总线设计,采用Verilog HDL实现FPGA内部逻辑电路设计,FPGA完成BLVDS总线上数据的接收、发送,以及数据的缓存。实验结果表明,该总线通信速度快、稳定、可靠。     

机械传动系统的自动布置设计

布置设计是连接产品概念设计与结构设计的桥梁,本文以龙门铣变速箱能ＣＡＤ系统的研究为背景,探讨了机械传动系统的计算机自动布置原理和方法,本文将产品布置设计划分为２个层次,提出了基于实例的定性布置和基于约束的参数布置相结合的布置设计求解框架。同时还提出了一种描述传动系统布置设计的表达模型－二维双向链表,该链表能统一描述与布置设计有关的信息,支持自顶向下的产品设计模式。     

面向手机3D动画自动生成的空间分层布局规划

手机3D动画自动生成系统是将用户发送的短信,经过信息抽取、情节规划等一系列的处理,最终生成一段与短信内容相关的三维动画并发送给接收方这一过程.布局规划是系统的一个重要组成部分,其功能是将模型放置到场景的可用空间上.通过对布局问题的研究,本文提出了一种基于区域布局和模型布局的分层布局方法,其包括定性规划和定量计算两个部分,利用语义网技术建立分层布局知识库,基于规则的方法推导出分层布局定性规划方案,并对模型位置进行动态计算.最后,通过实验验证了分层布局规划的有效性和多样性,满足了自动生成系统对布局规划的要求.     

Research in Design Automation for VLSI Layout

Since Japanese R&D efforts began in the late 1960s, advances in LSI circuit design automation have made possible the design of custom logic VLSI circuits with up to 10,000 gates. Automatic placement and routing programs have become essential DA tools in both master-slice LSI circuit design, and the custom design of VLSI circuits with up to 100,000 gates. Algorithms for VLSI DA systems include automatic floor planning, automatic cell placement, and automatic routing. Hierarchical design is an efficient approach to the layour of huge numbers of transistors; a VLSI circuit with 74,000 transistors and 17,000 gates was designed using such an approach. The layout design effort required less than 10 man-months, and the chip was fabricated with no error on the first design.     

版图单元重叠提取

提出了一种新的版图单重叠提取方法。在算法中引进了单元抽象的概念,通过使用单元抽象能正确地提取单元之间的各种重叠。在单元提取中生成单元的抽象,然后把这个抽象映射到上级单元,以进行上级单元的提取,并形成单元之间的连接。目前该算法已在层次式版图电路提取器中实现。     

DDR4电路设计及布局布线分析

随着嵌入式应用的性能需求越来越高,DDR的应用越来越广泛。新一代DDR的速率越来越高,电路设计过程中需要考虑的因素也越来越多,信号完整性设计变得越来越重要。且DDR的Debug过程非常繁琐,信号测试变得越来越困难,越来越不准确,而且很难验证。从DDR4实际布局布线出发,介绍了DDR4布局布线方面的部分关键点及注意事项。     

基于边框线的版面分析方法应用于选票处理

民主选举过程中选票的统计是一项严肃而繁琐的工作,传统的手工操作方法不仅效率低,而且在统计过程中很容易出错,影响了选举工作的进度及质量。选票信息的自动处理能提高录入速度、准确率和公正性。选票信息自动处理的核心是选票版面结构获取和填写信息识别。该文提出了一种基于边框线的选票版面分析方法,并采用OCR(OpticalCharacterRecognition)识别填写信息,该方法具有对选票的设计更方便灵活、纸张和填写的要求低、精度高、通用性好的特点。