基于OpenMP的JPEG2000图像并行编码算法

JPEG2000是新一代图像压缩标准,具有编码效率高、性能好等优点,由于采用小波和比特平面编码技术,其编码复杂度高,编码速度较慢。为了提高JPEG2000的编码速度,提出一种基于OpenMP的JPEG2000图像并行编码算法,通过对离散小波变换和EBCOT算法的并行处理,提高编码速度。结果表明,该算法在保持了JPEG2000良好特性的基础上,大大提高了编码速度,而且图像越大,对编码速度的改善越明显,使JPEG2000更加适用于大数据量的图像的传输。     

JPEG解码算法在多核架构上的实现

介绍了JPEG算法的原理,设计出合理的流程将JPEG算法并行化,在多核处理器架构上并行处理,并通过内存读取等方面的优化,极大地提高了JPEG解码算法的解码速度.实测表明,在三核集成的多核处理器上,JPEG图像的平均解码周期为单核处理器上的36%左右.     

JPEG2000算术编码器的改进算法与实现

作为新一代静止图像压缩标准的JPEG2000标准拥有压缩比高,支持多分辨率等优点。JPEG2000的编码方式采用了嵌入式码块编码(EBCOT)方式,在编码过程中采用了MQ算术编码。文中分析了它对内容单一、信息量少图像编解码的不足,针对这些不足提出了一种对MQ算术编码器流程的改进算法。这种算法提高了JPEG2000对简单图像压缩的PSNR值,使解码后的图像更加清晰。     

JPEG2000全通道并行EBCOT-Tier1编码器结构设计

新一代静止图像压缩标准JPEG2000采用了EBCOT算法。该算法Tier1部分在上下文生成过程中需要对位平面进行多次通道扫描,效率很低,难以满足高质量图像实时压缩的要求。目前已有多种改进方案被相继提出,主要基于PS/GOCS和多窗口通道并行扫描。该文设计出一种适用于硬件实现的单窗口全通道并行编码结构,目前已通过FPGA验证。实验表明,该结构下Tier1编码速度明显优于现有几种优化方案。同时,本设计所采用的编码逻辑在解码过程中亦可使用,便于进行编解码复用设计。     

二维离散5/3小波变换并行VLSI结构设计

提出了一种基于提升算法的二维离散5/3小波变换(DWT)高效并行VLSI结构设计方法。该方法使得行和列滤波器同时进行滤波,采用流水线设计方法处理,在保证同样的精度下,大大减少了运算量,提高了变换速度,节约了硬件资源。该方法已通过了VerilogHDL行为级仿真验证,可作为单独的IP核应用在JPEG2000图像编、解码芯片中。该结构可推广到9/7小波提升结构。     

基于DSP的JPEG图像解码算法的实现

概述了JPEG图像解码算法的基本原理，论述了JPEG图像解码算法基于DSP的实现过程，并重点讨论了JPEG图像解码中IDCT变换和Huffman解码算法的实现和优化。本文介绍的JPEG图像解码算法可以应用到数码相机、多媒体手机等多种场合。     

基于GPGPU的JPEG2000图像压缩方法

为了进一步加快JPEG2000的压缩速度,对JPEG2000压缩标准进行研究,分析得出JPEG2000核心算法离散小波变换（DWT）部分数据之间的独立性适合并行化处理。NVIDIA最新推出的CUDA（计算统一设备架构）是非常适合大规模数据并行计算的软硬件开发平台。在通用计算图形处理器（general purpose graphic process unit, GPGPU）上使用CUDA技术实现DWT并行化加速,并针对GPGPU存储空间的特点进行优化。得出的实验结果表明,经过CUDA并行优化的方法能够有效地提高DWT的计算速度。     

Cilk＋＋与OpenMP并行模型性能比较

构造了两种并行蚁群算法模型,在单机多核下实现了Cilk＋＋并行蚁群算法及OpenMP并行蚁群算法,并应用于真实路网车辆路径问题（VehicleRoutingProblem,VRP）对两者进行了实验对比。实验结果表明,OpenMP模型的并行性能与问题规模有较大关系,OpenMP并行蚁群算法与基于winapi多线程的并行蚁群算法相比效率相近。Cilk＋＋模型在双核下性能优于OpenMP模型,四核下不及OpenMP模型。     

基于ZEVIO 1030的JPEG解码算法实现

概述了JPEG图像解码算法的基本原理,论述了JPEG图像解码算法基于双核处理器ZEVIO 1030的实现过程,并跟据ZEVIO 1030处理器中ARM9和ZSP400的通信机制,对JPEG解码算法进行优化,实现高效解码.     

并行人工蜂群算法研究

针对人工蜂群算法在处理高维度问题时收敛速度慢的问题,利用OpenMP多线程技术和规约机制,并根据已改进的观察蜂来选择雇佣蜂的方式,提出了基于OpenMP的并行人工蜂群算法（PCABC）。仿真实验分别在问题维度为100和200下进行来评估算法性能,在4个逻辑处理器环境下,基于静态调度的并行人工蜂群算法的加速比最高可以达到3.95,效率可达98.65%。实验结果表明,PCABC并行人工蜂群算法在处理高维度复杂函数时,收敛速度和算法运行时间都有较大的提升。     

基于FPGA的多级小波逆变换实时系统设计

针对JPEG2000解码系统中的核心处理模块--离散小波逆变换(IDWT),提出了一种基于FPGA的多级小波逆变换的高速、实时的硬件解决方案。仿真验证表明本方案能够满足连续输入的数据进行实时处理的要求,并且所设计的系统具有功耗低、成本低等优点。     

JPEG2000的重要性编码

讨论一种利用图像重要性测度实现静态图像压缩标准JPEG2000编码方法。JPEG2000编码器的技术核心是离散小波变换和：EBCOT，而EBCOT是由两个编码引擎T1，T2组成的，其中T2编码主要是完成码流的组织，其方法是灵活多变的，用户可以根据特殊要求组织码流，只要码流的格式符合JPEG2000的格式即可。本文根据编码图像小波域的系数和时域的像素值计算该系数的重要性，并利用重要性组织完全符合JPEG2000格式的码流。可以利用标准JPEG2000解码器对本算法形成的码流进行解码。     

JPEG2000码率控制算法的改进

针对在低码率时，脚2000编码中存在大量计算冗余，提出一种快速有效算法，该算法通过查表法快速估计斜率值并找到最佳截断点，这样不仅避免了斜率值的浮点除法运算，而且在低码率时，大量码块编码过程被丢弃，因此使EBCOT中层1编码的计算量大大减少。实验结果表明，该算法比PCRD算法的编码时间及存储器开销都大幅度下降，而重构图像质量相当。     

JPEG2000中高速Tier1编码器的VLSI设计

提出并实现了一种用于JPEG2000编码芯片中高速Tier1编码器的并行流水结构。该编码器采用了双位平面并行编码、通道扫描的流水控制、状态变量实时产生电路以及列内并行上下文生成等技术,实现了一种0状态存储器的多并行流水位平面编码器;并行同步流水的多记号输入算术编码器以及不定算术编码周期下的多输入同步读取电路,使算术编码速度平均为1.3上下文编码记号对/时钟;对算术编码产生的压缩码流存储呈高效的宏流水线结构。该编码器在100MHz工作时钟下,最高编码速度为85M小波系数/s。用SMIC0.25μm工艺库综合时,门电路为6.3万门,片上存储器为26kb(码块大小32×32),关键路径为5.2ns。     

基于NiosⅡ多核处理器的JPEG解码的设计与实现

提出了一种基于NiosⅡ多核处理器的JPEG解码方法,主要介绍了双核NiosⅡ处理器系统的设计方法,以及该系统对JPEG解码的并行处理过程,并且简要分析了JPEG解码中YUV到RGB转换的自定义功能模块对系统性能的影响.实验证明,该设计方法具有结构简单、处理速度快等优点,因而具有很好的推广价值.     

JPEG2000无线标准JPWL性能分析及应用研究

对JPEG2000标准第11部分印JPEG2000无线传输(JPWL)进行了系统描述和性能分析,结合实例提出了具体的应用方法:根据错误敏感度描述符提供的码流错误敏感度,利用错误保护块对码流执行头保护的基础上进行不等错误保护;在解码时利用残余错误描述符提供的码流残余错误信息进行错误隐藏.仿真结果表明,和常用方法相比,该方法能够保持码流中的重要信息,有效地纠正传输误码,显著地提高了解码能力和恢复图像的质量.     

LDPC-based iterative joint source-channel decoding for JPEG2000.

A framework is proposed for iterative joint source-channel decoding of JPEG2000 codestreams. At the encoder, JPEG2000 is used to perform source coding with certain error-resilience (ER) modes, and LDPC codes are used to perform channel coding. During decoding, the source decoder uses the ER modes to identify corrupt sections of the codestream and provides this information to the channel decoder. Decoding is carried out jointly in an iterative fashion. Experimental results indicate that the proposed method requires fewer iterations and improves overall system performance.     

一种高效流水低存储的JPEG2000编码芯片设计

该文提出了一种高效流水低存储的JPEG2000编码芯片的设计方案。该方案通过采用双缓存的小波系数存储结构,预速率控制方法,Tier2中的RD斜率值的字节表示,以减少片上存储器;对离散小波变换,算术编码和位平面编码使用高度并行流水等设计结构以提高编码单元电路速度;字节地址空间的RD斜率值搜索提高了Tier2的打包速度;对系统实现中的时钟分配,色度转换,帧存储器控制进行了优化设计。基于该设计方案的整个编码芯片已通过FPGA验证,主要性能参数:小波类型为5/3,支持最大Tile为256256,最大图像40964096,码块为3232,系统采样率在Tier1工作时钟为100MHz时可达45Msamples/s,压缩图像与JASPER在压缩20倍时相比均小于0.5dB,在SMIC.25库综合下,等效门为10.9万,片上RAM为862kb。