Si上Si1-xGex:C 缓冲层的载流子分布

用化学气相淀积方法在Si(100)衬底上生长了Ge组分渐变的Si1-xGexC合金缓冲层.研究表明,较高温度下生长的Si1-xGexC缓冲层中Ge的平均含量较高,其晶体质量要优于较低温度下生长的外延薄膜.载流子浓度沿衬底至表面方向逐渐上升且Si1-xGexC缓冲层总体呈p型导电,存在一局域n型导电区,本文对其导电分布特性进行了分析研究.     

Si1-xGex:C缓冲层上Ge薄膜的CVD外延生长

用化学气相沉积方法,在Si(100)衬底上生长Si1xGex:C合金作为缓冲层,继而外延生长了Ge晶体薄膜.根据AES测量结果可以认为,缓冲层包括由衬底中的Si原子扩散至表面与GeH4,C2H4反应而生成的Si1-xGex:C外延层和由Si1-xGex:C外延层中Ge原子向衬底方向扩散而形成的Si1-xGex层.缓冲层上外延所得Ge晶体薄膜晶体取向较为单一,其厚度超过在Si上直接外延Ge薄膜的临界厚度,且薄膜中的电子迁移率与同等掺杂浓度(1.0×1019 cm-3)的体Ge材料的电子迁移率相当.     

Si1-xGex:C缓冲层上Ge薄膜的CVD外延生长

用化学气相沉积方法,在Si(100)衬底上生长Si1xGex:C合金作为缓冲层,继而外延生长了Ge晶体薄膜.根据AES测量结果可以认为,缓冲层包括由衬底中的Si原子扩散至表面与GeH4,C2H4反应而生成的Si1-xGex:C外延层和由Si1-xGex:C外延层中Ge原子向衬底方向扩散而形成的Si1-xGex层.缓冲层上外延所得Ge晶体薄膜晶体取向较为单一,其厚度超过在Si上直接外延Ge薄膜的临界厚度,且薄膜中的电子迁移率与同等掺杂浓度(1.0×1019 cm-3)的体Ge材料的电子迁移率相当.     

Si1-xGex∶C缓冲层上Ge薄膜的CVD外延生长

用化学气相沉积方法，在Si(100)衬底上生长Si1-xGex∶C合金作为缓冲层，继而外延生长了Ge晶体薄膜. 根据AES测量结果可以认为，缓冲层包括由衬底中的Si原子扩散至表面与GeH4, C2H4反应而生成的Si1-xGex∶C外延层和由Si1-xGex∶C外延层中Ge原子向衬底方向扩散而形成的Si1-xGex层. 缓冲层上外延所得Ge晶体薄膜晶体取向较为单一，其厚度超过在Si上直接外延Ge薄膜的临界厚度，且薄膜中的电子迁移率与同等掺杂浓度(1.0E19cm-3)的体Ge材料的电子迁移率相当.     

Si1-x Gex:C缓冲层的生长温度对Ge薄膜外延生长的影响

用化学气相淀积方法,在Si(100)衬底上生长Si1-x Gex:C合金作为缓冲层、继而外延生长了Ge晶体薄膜,用X射线衍射(XRD)、俄歇电子能谱(AES)、拉曼(Raman)衍射光谱等对所得到的样品进行了表征测量,着重研究了Si1-x Gex:C缓冲层生长温度对样品结构特征的影响.结果表明:Si1-x Gex:C缓冲层中的Ge原子浓度沿表面至衬底方向逐渐降低,其平均组分随着生长温度的升高而降低.这与较高生长温度(760～820℃)所导致的原子扩散效应相关;在Si1-x Gex:C缓冲层上外延生长的Ge薄膜具有单一的晶体取向,薄膜的晶体质量随着温度的升高而降低.     

弛豫SiGe衬底上SiGe/Si Ⅱ型量子阱

采用UHV/CVD系统,在Si衬底上生长了具有渐变Si1-xGex缓冲层结构的弛豫Si0.76Ge0.24虚衬底和5个周期的Si0.76Ge0.24/Si多量子阱.在渐变Si1-xGex缓冲层生长过程中引入原位退火,消除了残余应力,抑制了后续生长的SiGe中的位错成核.透射电子显微照片显示,位错被有效地限制在组份渐变缓冲层内,而SiGe上层和SiGe/Si量子阱是无位错的.在样品的PL谱中,观察到跃迁能量为0.961eV的Ⅱ型量子阱的无声子参与(NP)发光峰.由于Ⅱ型量子阱中电子和空穴不在空间同一位置,较高光功率激发下引起的高浓度载流子导致能带弯曲严重.NP峰随激发功率增加向高能方向移动,在一定激发条件下,电子跃迁或隧穿至弛豫SiGe层弯曲的导带底后与处于同一位置的空穴复合发光,所以NP峰积分强度随光激发功率先增加后减小.     

弛豫SiGe衬底上SiGe/SiⅡ型量子阱

采用 UHV / CVD系统 ,在 Si衬底上生长了具有渐变 Si1 - x Gex 缓冲层结构的弛豫 Si0 .76 Ge0 .2 4虚衬底和 5个周期的 Si0 .76 Ge0 .2 4/ Si多量子阱 .在渐变 Si1 - x Gex 缓冲层生长过程中引入原位退火 ,消除了残余应力 ,抑制了后续生长的 Si Ge中的位错成核 .透射电子显微照片显示 ,位错被有效地限制在组份渐变缓冲层内 ,而 Si Ge上层和 Si Ge/Si量子阱是无位错的 .在样品的 PL 谱中 ,观察到跃迁能量为 0 .96 1e V的 型量子阱的无声子参与 (NP)发光峰 .由于 型量子阱中电子和空穴不在空间同一位置 ,较高光功率激发下引起的高浓度载流子导致能带弯     

Raman谱研究不同缓冲层结构对Si1-xGex 应力弛豫的影响

应用Raman散射谱研究超高真空化学气相淀积(UHV/CVD)生长的不同结构缓冲层对恒定组分上表层Si1-xGex层应力弛豫的影响.Raman散射的峰位不仅与Ge组分有关,而且与其中的应力状态有关.在完全应变和完全弛豫的情况下,Si1-xGex层中的Si-Si振动模式相对于衬底的偏移都与Ge组分成线性关系.根据实测的Raman峰位,估算了应力弛豫,结果表明:对组分渐变缓冲层结构而言,超品格缓冲层中界面间应力更大,把位错弯曲成一个封闭的环,既减少了表面位错密度,很大程度上又释放了应力.     

弛豫SiGe衬底上SiGe/Si Ⅱ型量子阱

采用 UHV / CVD系统 ,在 Si衬底上生长了具有渐变 Si1 - x Gex 缓冲层结构的弛豫 Si0 .76 Ge0 .2 4虚衬底和 5个周期的 Si0 .76 Ge0 .2 4/ Si多量子阱 .在渐变 Si1 - x Gex 缓冲层生长过程中引入原位退火 ,消除了残余应力 ,抑制了后续生长的 Si Ge中的位错成核 .透射电子显微照片显示 ,位错被有效地限制在组份渐变缓冲层内 ,而 Si Ge上层和 Si Ge/Si量子阱是无位错的 .在样品的 PL 谱中 ,观察到跃迁能量为 0 .96 1e V的 型量子阱的无声子参与 (NP)发光峰 .由于 型量子阱中电子和空穴不在空间同一位置 ,较高光功率激发下引起的高浓度载流子导致能带弯曲严重 .NP峰随激发功率增加向高能方向移动 ,在一定激发条件下 ,电子跃迁或隧穿至弛豫 Si Ge层弯曲的导带底后与处于同一位置的空穴复合发光 ,所以 NP峰积分强度随光激发功率先增加后减小     

Si(001)上MBE异质生长Ge中表面活化剂Sb的作用的研究

本文利用RHEED、X射线双晶衍射及TEM等技术，研究了在Si（001）衬底上，用晶化了的无定形Ge层做缓冲层MBE生长Ge时，引入表面活化剂Sb所产生的影响．研究表明，Sb的引入将会使Si（001）衬底上无定形Ge膜的晶化温度显著提高，并在一定的生长条件下，破坏Ge外延层的结晶性．     

Amorphous Si/Si heterojunction microwave transistors

Because the emitter-base junctions of amorphous Si/Si heterojunction bipolar transistors (HBTs) with a conventional structure are inside the amorphous Si (a-Si) layer, their high-frequency performance is limited due to very low electron velocity in a-Si. An improved structure, the two-dimensional-electron-gas (2DEG) emitter structure, is proposed to overcome these problems, and a-Si/Si HBTs with good high-frequency performance are fabricated. Their low-temperature fabrication technology can be extended to other III-V-compound HBTs     

Si1-XGeX/Si红外光电探测器

本文报导了用两种缓冲层生长技术研制的Ｓｉ１－ｘＧｅｘ／Ｓｉ异质结ｐｉｎ型红外探测器。其波长范围为０．７０～１．５５μｍ,峰值波长为０．９６～１．０６μｍ,暗电流密度低达０．０３μＡ／ｍｍ＾２（－２Ｖ）,在１．３μｍ处的响应度高达０．１５Ａ／Ｗ（－５Ｖ）;讨论了Ｇｅ组分、外延层厚度、偏置电压等对探测器参数的影响。     

Monolithic Si nanocrystal/crystalline Si tandem cells involving Si nanocrystals in SiC

Monolithic tandem cells involving a top cell with Si nanocrystals embedded in SiC (Si NC/SiC) and a c‐Si bottom cell have been prepared. Scanning electron microscopy shows that the intended cell architecture is achieved and that it survives the 1100 °C anneal required to form Si NCs. The cells exhibit mean open‐circuit voltages V_oc of 900–950 mV, demonstrating tandem cell functionality, with ≤580 mV arising from the c‐Si bottom cell and ≥320 mV arising from the Si NC/SiC top cell. The cells are successfully connected using a SiC/Si tunnelling recombination junction that results in very little voltage loss. The short‐circuit current densities j_sc are, at 0.8–0.9 mAcm⁻², rather low and found to be limited by current collection in the top cell. However, equivalent circuit simulations demonstrate that in current‐mismatched tandem cells such as the ones studied here, higher j_sc, when accompanied by decreased V_oc, can arise from shunts or breakdown in the limiting cell rather than improved current collection from the limiting cell. This indicates that V_oc is a better optimisation parameter than j_sc for tandem cells where the limiting cell exhibits poor junction characteristics. The high‐temperature‐stable cell architecture developed in this work, coupled with simulations highlighting potential pitfalls in tandem cell analysis, provides a suitable route for optimisation of Si NC layers for photovoltaics on a tandem cell device level. Copyright © 2016 John Wiley & Sons, Ltd.     

Si:Si LEDs with room-temperature dislocation-related luminescence

Silicon-based light-emitting diodes (LEDs) fabricated by the Si-ion implantation and chemical-vapor deposition methods are studied. Room-temperature dislocation-related electroluminescence (EL) is observed in LEDs based on n-Si. In LEDs based on p-Si, the EL is quenched at temperatures higher than 220 K. The EL-excitation efficiencies are measured for the D1 line at room temperature and the D1 and D4 lines at liquid-nitrogen temperature.     

Si/Si直接键合界面性质的研究

通过三步直接键合方法实现了 Si/ Si键合。采用 XPS、FTIR、I-V、拉伸强度等手段对 Si/ Si键合结构的界面特性作了深入广泛的研究。研究结果表明 ,高温退火后 ,在键合界面没有 Si-H和 Si-OH网络存在 ,键合界面主要由单质 Si和不定形氧化硅 Si Ox 组成。同时 ,研究还表明 ,I-V特性和键合强度强烈地依赖于退火温度。     

采用低温Si技术的Si/SiGe异质结p-MOSFET

针对S i/S iG e p-M O SFET的虚拟S iG e衬底厚度较大(大于1μm)的问题,采用低温S i技术在S i缓冲层和虚拟S iG e衬底之间M BE生长低温-S i层。S iG e层应力通过低温-S i层释放,达到应变弛豫。XRD和AFM测试表明,S i0.8G e0.2层厚度可减薄至300 nm,其弛豫度大于85%,表面平均粗糙度仅为1.02 nm。试制出应变S i/S iG e p-M O SFET器件,最大空穴迁移率达到112 cm2/V s,其性能略优于目前多采用1μm厚虚拟S iG e衬底的器件。     

Si／Si1—xGex异质结器件

本文综述了国外Si/Si_(1-x)Ge_xHBT的发展状况,把出Si_(1-x)Ge_xHBT的特点和优越性,分析了Si_(1-x)Ge_xHBT的制造技术和设备要求,指出了Si/Si_(1-x)Gex器件的应用前景。     

与Si 工艺兼容的Si/ SiGe/ Si HBT 研究

我们对Si/SiGe/Si HBT及其Si兼容工艺进行了研究,在研究了一些关键的单项工艺的基础上,提出了五个高速Si/SiGe/Si HBT结构和一个低噪声Si/SiGe/Si HBT结构,并已研制成功台面结构Si/SiGe/Si HBT和低噪声Si/SiGe/Si HBT,为进一步高指标的Si/SiGe/Si HBT的研究建立了基础。     

射频Si/SiGe/Si HBT的研究

在Si／SiGe／SiHBT与Si工艺兼容的研究基础上，对射频Si／SiGe／SiHBT的射频特性和制备工艺进行了研究，分析了与器件结构有关的关键参数寄生电容和寄生电阻与Si／SiGe/Si HBT的特征频率fT和最高振荡频率fmax的关系，成功地制备了fT为2．5CHz、fmax为2．3GHz的射频Si／SiGe／SiHBT，为具有更好的射频性能的Si／SiGe／Si HBT的研究建立了基础。     

Si／SiGe／Si HBT的优化设计

给出了常温和低温Ｓｉ／ＳｉＧｅ／ＳｉＨＢＴ的设计原则，并进行了讨论。指出了低温和室温ＨＢＴ设计上的差异。这些原则可用于设计特定要求的Ｓｉ／ＳｉＧｅ／ＳｉＨＢＴ。