共查询到18条相似文献,搜索用时 109 毫秒
1.
介绍了积分级联梳状滤波器的设计和实现,并运用Verilog语言在FPGA上进行了仿真,给出了仿真结论,实验结果表明CIC滤波器结构简单,该方案切实有效和可行. 相似文献
2.
级联积分梳状(CIC)滤波器结构简单,所耗逻辑资源少,广泛用于高速抽取和插值操作,但处理宽带信号的幅频响应不理想,难以满足抗混叠性能。通过分析传统CIC滤波器结构和功率谱密度,改进型滤波器利用锐化级联积分梳状(SCIC)技术提高阻带衰减并加入内插二阶多项式(ISOP)补偿器降低带内容差,同时讨论了现场可编程门阵列(FPGA)实现的硬件结构和寄存器位宽。仿真验证了改进型滤波器具有更好的通、阻带特性。 相似文献
3.
4.
这里对一种旋转锐化级联积分梳状滤波器(RSCIC,Rotated Sharpening Cascaded Integrator Comb Filter)进行了研究,RSCIC由锐化级联积分梳状滤波器(SCIC,Sharpening Cascaded Integrator CombFilter)和旋转内插滤波器(Rotated Sinc Filter)两部分构成。RSCIC可有效地提高传统积分梳状滤波器(CIC,Cascaded Integrator Comb Filter)的通带和阻带传输性能,特别适合采样率转化。仿真表明,在同等条件下,RSCIC滤波器的阻带衰减性能比传统的CIC滤波器提高了22 dB,通带抗衰减性能比传统的CIC滤波器提高了0.5 dB。 相似文献
5.
6.
7.
积分梳状(CIC:cascaded integrator comb)滤波器由于具有运算速度较快,占用资源少等优点,而被广泛应用于多信号抗混叠系统中.针对传统CIC滤波器因简单级联而带来的通带失真增大和阻带衰减减小的缺陷,本文基于CIC滤波器的传递函数以及频谱特性分析,提出了一种类梳状补偿滤波器(SCC_CIC:similar to comb compensation CIC)的设计方案,根据实际需要调整参数和来满足设计要求.同时,利用多相分解技术重构滤波器结构,提升了整个系统的运行效率,且实现复杂度较低.通过MATLAB仿真实验及分析,相比N=2的同级联数的传统CIC滤波器、ISOP_CIC (interpolated second-order polynomials CIC)和SCIC (sharpening to cascaded integrator-comb)滤波器,SCC_CIC滤波器在fs处的阻带衰减分别增加近了80dB、60dB和70dB,在fc处分别补偿通带失真97.3%、90.1%和-2%,整个滤波器的运算量减小到1/D,滤波器的精确度基本保持一致,使得SCC_CIC能够较好地应用在抗混叠滤波系统中. 相似文献
8.
9.
积分梳状滤波器的FPGA实现 总被引:2,自引:1,他引:1
为了解决软件无线电通信系统中频采样之后的极大数据量在基带处理部分对DSP计算的压力,常采用多速率处理技术。多速率处理过程中需要使用积分梳状滤波器、半带滤波器和高阶FIR滤波器。在分析了积分梳状滤波器的结构和特性的基础上,阐述了多级CIC滤波器一种高效的FPGA实现方法,该方法的正确性和可行性通过QuartusⅡ的时序仿真分析得以验证,实际中可以推广应用。 相似文献
10.
基于ISO/IEC18000-6C协议设计了一种最高工作频率为48 MHz可用于UHF RFID系统的∑-ΔDAC的插值滤波器。该滤波器采用级联补偿滤波器、半带滤波器和级联积分梳状(CIC)滤波器的系统结构以降低设计复杂度。基于正则符号编码(CSD)技术将前两级滤波器中的乘法运算转化为移位相加以降低功耗和面积。同时,对CIC滤波器进行结构优化,进一步降低功耗。整个设计在MATLAB下完成系统仿真,并经过代码仿真、逻辑综合、布局布线等一系列数字流程。整个滤波器用标准0.18μm CMOS工艺实现,核心芯片面积小于0.52 mm2功耗约为5 mW。经仿真验证,满足性能要求。 相似文献
11.
为了解决高速抽取滤波器系统中传统CIC滤波器旁瓣抑制不够的问题,通过对级联COSINE抽取滤波器和传统CIC抽取滤波器的原理推导进行对比,分析出级联COSINE滤波器在幅频特性上同CIC滤波器具有很大相似之处,且在满足高速抽取滤波器的情况下,同时具备很好的低通特性和硬件实现性。通过MATLAB仿真实验得到,级联COSINE滤波器在进行32倍整数抽取时,第一旁瓣衰减约是传统CIC滤波器的2倍,进而说明相对于传统CIC滤波器,级联COSINE滤波器具有更好的旁瓣抑制性能。 相似文献
12.
软件数字下变频技术研究 总被引:1,自引:0,他引:1
本文讨论了软件无线电接收机中数字下变频处理的高效算法和结构,其目的是在DSP中用软件完成数字下变频处理,这样可省去专用数字下变频器(DDC)硬件集成电路,并增强中频处理的灵活性,适应性,文中指出将混频、抽取、滤波结合在一起完成将大大减少运算量,并分析了将CIC滤波器与内插的二阶多项式滤波器组合进行有效抽取滤波的设计方案,仿真结果表明该方案有效可行。 相似文献
13.
14.
15.
Cascade linear phase recursive half-band filters implement the most efficient digital down converter
fred harris Elettra Venosa Xiaofei Chen Markku Renfors 《Analog Integrated Circuits and Signal Processing》2012,73(2):531-543
The digital down converter (DDC) is a fundamental component in modern DSP based receivers. The basic architecture is the DSP implementation of the Edwin Armstrong heterodyne circuit. It is formed by three processes, a quadrature heterodyne, a pair of low-pass filters, and an M-to-1 down sampler. The index M is the ratio of input to output bandwidth of the filtering process. When M is large, the filtering is often performed in two sub-filters: a cascade integrator comb (CIC) filter that performs most of the down sampling followed by a pair of half-band filters that perform spectral correction, some final bandwidth reduction, and the remainder of the down-sampling. The attraction of the CIC filter is that it performs the filtering without multiplies. In this paper we present two alternate filter structures that offer significant computational advantages over the conventional CIC based DDC. These architectures offer the minimum power implementation of a DDC and likely will find great value in battery operated radio receivers. 相似文献
16.
基于FPGA的数字下变频(DDC)设计 总被引:1,自引:1,他引:0
数字下变频(DDC,Digital Down Conversion)是软件无线电系统的关键技术之一,其可将高频数据流信号变成易于后端数字信号处理器(DSP,Digital Signal Processor)设备实时处理的低频数据流信号。给出了一种基于现场可编程门阵列(FPGA,Field Programmable Gate Array)的数字下变频器的设计方案,并详细介绍了组成的下变频器的各个模块:数字振荡控制器(NCO,Numerical Controlled Oscillator)模块、混频模块、以及由积分梳妆(CIC,Cascaded Integrator-Comb)滤波器、半带(HB,Half-Band)滤波器、有限长单位冲激响应(FIR,Finite Impulse Response)滤波器级联而成的抽取滤波模块的设计方法。各个模块的仿真结果表明了设计的正确性,而最后系统仿真结果则表明文中数字下变频技术的设计具有其可行性和实用性。 相似文献
17.
A high-speed algorithm for calculating the square root is proposed. This algorithm, which can be regarded as calculation of the step response of a kind of nonlinear IIR filter, requires no divisions. Therefore, it is suitable for a VLSI digital signal processor (DSP) which has a high-speed hardware multiplier but does not usually have a high-speed hardware divider. The convergence properties of the algorithm are analyzed and used to develop a practical implementation of the procedure. It is implemented on the commercially available DSP (TM320C25) and is compared with the Newton-Raphson method. The proposed algorithm has two advantages over the Newton-Raphson method: higher execution speed and smaller calculation error 相似文献
18.
一种基于CIC滤波器的有效锐化方法研究 总被引:2,自引:0,他引:2
介绍了对积分梳状滤波器(CIC滤波器)的有效锐化。所提出的锐化滤波器的结构由两个主要部分组成:一个梳状滤波器的级联部分和一个锐化滤波器部分。所提出的方案使得滤波器中锐化部分的工作速率比输入速率大为降低,其频谱响应特性比传统的也有所改进。通过MATLAB仿真,可看出改进锐化后的滤波器性能更优。 相似文献