基于多核处理器的加密卡异步并行驱动设计

文中通过对VxWorks下多核编程的研究,根据IPSec层异步加解密调用的需求,设计了一种稳定高效的加密卡缓存和数据收发方案,满足了数据高速加解密的需求。加密卡内含6个加解密信道,6个加解密信道通过一个万兆以太通道与主机端相连。驱动程序接收来自IPSec层的加解密数据并进行缓存后,将报文通过万兆以太通道发送给加密卡上相应的加解密信道进行处理。加密卡处理完成后将加解密数据通过以太通道送回主机端,并返回加密卡驱动层,由加密卡驱动层的回调函数返回IPSec。多核并行运行时,不同的核都可以进行异步加解密操作。测试结果表明,这种设计方案是一种高效的、具有良好兼容性的驱动实现方法。     

轻量级AES加解密芯片设计与实现

为满足资源受限环境下的安全加解密芯片的设计要求,提出了一种轻量级AES加解密实现方法.该方法采用8位串行数据通路,模块复合结构,并对加解密过程中的状态矩阵、列混合模块和密钥扩展模块的设计优化,用最少的硬件资源实现加解密功能,有效地提高硬件利用率.仿真及实验证明,该设计具有芯片面积小、功耗低的优点,可以满足无线移动网络以及其他资源受限环境.     

TEA密码算法的VLSI实现

提出了两种实现 TEA的结构 ,并采用其中一种结构设计了 TEA加解密处理器电路模块 ,将其成功地应用在非接触的智能 IC卡中 .该加解密处理器硬件模块可分别实现加密和解密运算 ,循环迭代次数具有可编程特性 .该处理器模块占用较小的芯片面积 ,具有很小的功耗 ,可以方便地与 8位微处理器连接 ,适用于各种嵌入式系统中 .     

TEA密码算法的VLSI实现

提出了两种实现TEA的结构,并采用其中一种结构设计了TEA加解密处理器电路模块,将其成功地应用在非接触的智能IC卡中．该加解密处理器硬件模块可分别实现加密和解密运算,循环迭代次数具有可编程特性．该处理器模块占用较小的芯片面积,具有很小的功耗,可以方便地与8位微处理器连接,适用于各种嵌入式系统中．     

基于SafeXcel芯片的IPV6安全模块的设计

讨论将高速密码芯片应用到IPV6安全模块研制中的一种应用方案。方案以SafeXcel系列安全芯片作为加／解密算法模块的内核。给出这种用于增强IPV6路由器安全性的安全模块的结构设计方案和实现方法,该安全模块可以实现对IPV6数据包的实时IPSec保护,大大改进高性能网络中对数据流进行实时加／解密的性能。     

VoIP系统中加密算法的应用研究

针对目前语音信息加密不足的现状,在VoIP终端设备中设计并实现了基于FPGA的AES算法的加解密模块。首先介绍了具有加解密能力的VoIP系统的总体实现结构;其次重点介绍了加密算法各个子模块的实现方法,并通过硬件描述语言在FPGA芯片内部加以实现;最后,通过编写Testbench文件对PCI的部分功能和加解密进行了仿真测试。仿真结果表明,该系统成功实现了数据传输接口和语音的快速加解密功能,为数据的快速安全实时传输提供了可靠保证。加解密算法的实现占用的FPGA资源少,速度快,吞吐率高,性能稳定。     

一种AES密码算法的硬件实现

介绍了一种适用于较小面积应用场合AES密码算法的实现方案。结合该算法的特点,在常规轮变换中提出一种加/解密列混合变换集成化的硬件结构设计,通过选择使用同一个模块,可以实现加密和解密中的线性变换,既整合了部分加/解密硬件结构,又节约了大量的硬件资源。仿真与综合结果表明,加/解密运算模块面积不超过25000个等效门,有效地减小了硬件实现面积,同时该设计方案也满足实际应用性能的需求。     

基于FPGA的视频帧同步机的设计

描述了一种可以支持实时数据流处理的帧同步方法.该方法用SDRAM做帧存储器,存放一帧视频数据,用FPGA实现数字视频解串、串化、帧同步逻辑控制以及SDRAM控制器等功能,用同步器连接异步模块的方法解决异步时钟域信号传输问题.该设计方法可完成标清数字视频的帧同步功能.     

CCPRH数位加解密模块及其应用

文章设计并定义了一种特别的加、解密方法(CcPRM),该方法以可录介质ID为依据,通过页存储模块内数据的移位实现了数据的加、解密过程;此方法采用FPGA芯片实现,具有高速,高保密特点;该模块植入SD卡后,储存卡实现了存储资料的加密保护,具有高速,高保密特点.     

CCPRM数位加解密模块及其应用

文章设计并定义了一种特别的加、解密方法(CcPRM),该方法以可录介质ID为依据,通过页存储模块内数据的移位实现了数据的加、解密过程;此方法采用FPGA芯片实现,具有高速,高保密特点;该模块植入SD卡后,储存卡实现了存储资料的加密保护,具有高速,高保密特点.     

HDI印制电路板水平脉冲电镀填孔技术的研究

目前HDI印制电路板盲孔电镀填孔通常是采用水平电镀加垂直连续电镀填孔然后再减铜的方法,该方法工序复杂、耗时长且浪费电镀液。相反采用水平脉冲电镀填孔技术,可以简化工序,不需要减铜,节约了成本。本文主要采用水平电镀+水平填孔的方式实现一阶盲孔填孔,进行正交试验获取最佳的工艺参数,并通过金相显微切片观察和热应力测试来分析盲孔填孔效果。研究结果表明采用优化后参数进行水平电镀填孔,可以实现可靠的盲孔填孔,同时控制Dimple<10 m,超出了IPC标准Dimple<15 m的要求。     

高精度3阶delta-sigma调制器的设计

本文设计了一个用在ADC(ADC)中的3阶8级量化的delta-sigma调制器(DSM)。该调制器的过采样率128,信号带宽32.8 kHz,分辨率16位。在设计噪声传输函数(NTF)时采用前馈方式实现极点和局部反馈实现零点,从而优化了输出信噪比,通过这些方法提高动态范围(DR),降低量化噪声。这个DSM的峰值信噪比可以达到145dB以上。最后本文给出了这个DSM的MATLAB仿真模型及仿真结果,在此模型基础上编写电路模块verilog程序及进行行为级建模。     

并联冗余DC-DC模块蓄电池充电均流方法

并联冗余是应用于风光互补独立供电系统的DC-DC变换器满足高可靠性要求的关键,而均流技术是并联冗余的关键,现有的均流方法无法同时满足并联冗余和蓄电池充电要求。本文在分析并联DC-DC模块蓄电池充电特性的基础上提出了一种实现并联DC-DC变换器瞬时均流的新控制方法。该方法基于平均电流法原理,通过单片机A/D口检测蓄电池充电电压和各并联DC-DC模块充电电流,判断蓄电池状态,自适应调整各模块PWM信号占空比实现均流和充电控制。文中根据理论模型进行了仿真,并构建实际系统进行了实验,仿真和实验结果表明,此方法能够同时满足DC-DC变换器并联冗余和蓄电池三段式充电的要求,验证了方法的有效性。     

使用MapReduce编程模型进行大规模FCD并行处理

浮动车交通信息获取技术是近几年发展起来的一种很有前景的获取城市动态交通信息的方法,它利用计算机、全球定位和无线通信技术来获取浮动车数据(FCD)进行处理。FCD经过地图匹配、路段速度推测等计算后转变为城市动态交通信息。为了能够使大规模的FCD处理快速、及时,必须采用并行计算。MapReduce最初由Google提出,它使开发人员不需太多并行编程经验就可以快速开发出能够运行在大规模分布式集群上的软件。本文基于MapReduce并行编程模型,提出了一种FCD并行处理的方法来解决大规模FCD实时处理的问题。最后在高性能集群上进行了实验,得到的近似线性加速比的结果验证了该设计方案的有效性。     

基于Multibus总线的隔离AD/DA模块设计

AD/DA模块通过Multibus总线与主机通讯,通过AD接口采集数据,经过控制软件处理,输出模拟量驱动执行机构。本文简要介绍了AD/DA模块的设计原理和实现方法,并对一些关键技术进行介绍。     

一种新型单相电子式电能表采集模块

本文介绍了一种以电力部所颁布的DL/T645-1997《多功能电能表通信规约》为标准,采用AT89S51和铁电存储器开发的一种新型单相电子式电能表采集模块,该模块可以完成实时采集脉冲表脉冲输出信号,将脉冲数累计存放在模块RAM内,根据设定的分段时间及当前时刻,将采集到的数据累计到不同的时间段上,实现分时段计数,并通过RS-485接口接收远程主机的采集命令等功能。现场使用证明该模块具有使用灵活方便,通信可靠的特点。     

一种基于声信号的车辆碰撞检测装置

本文介绍了一种通过声音进行车辆碰撞事件识别的方法,设计了一种基于DSP车辆碰撞报警装置。该装置通过实时的对声信号进行采集,运用模式识别方法对声音进行分类,一旦出现碰撞声音即通过通讯和报警模块报警。实验表明,该装置对碰撞声信号具有较高的识别率和识别准确性。     

书写式LED点阵显示屏的设计

本文设计了一套成本低廉,通过书写笔可以轻松、简便地输入信息并显示的装置,以单片机为微控制器,以32×32点阵LED组成显示模块,结合行、列扫描驱动逻辑电路,编写程序控制所有LED点工作在扫描微亮和稳定点亮两种状态,用光敏三极管和比较器组成新型光笔,通过光笔检测笔尖下方LED的扫描微亮光线使控制器进入中断并记录当前扫描点的坐标编号,从而实现信息输入和LED屏显示控制。所设计的LED显示屏无需数据传输通信,以光笔书写方式输入信息,不需要触控器件,能够实现2s内划亮40点满足书写流畅的要求,可广泛应用于需要频繁更改发布内容的广告显示场合。     

矩形波导宽边四元斜缝天线的设计

介绍了一种矩形波导宽边四元中心斜缝天线的设计,简要阐述了宽边斜缝阵列天线的理论依据和设计原则。利用算得的参数,借助CST软件的参数扫描功能,通过局部地调整设计参数就可以方便地得到天线的谐振参数,并对天线进行了仿真分析。仿真结果表明,该天线在切割四个缝的情况下即能够实现设计指标的要求,且天线性能良好。     

基于VMM的外部存储接口模块的验证平台搭建

本文首先介绍了VMM层次化验证方法学的基本思想和方法,将其与传统的芯片验证技术进行了对比,并进一步对基于VMM(Verification Methodology Manual For System Verilog)方法学的验证平台结构和各个组成模块进行了详细的介绍。最后以外部存储接口(EMI)模块为例对VMM验证平台的搭建进行了具体说明,并给出了验证结果。