具有8p秒群延时的3~5千兆赫CMOS超宽带功率放大器

本文提出了一种采用线性相位滤波器模型、用于BPSK调制的3~5GHz超宽带系统的差分功率放大器。本文中功率放大器已经采用中芯国际0.18微米CMOS工艺流片验证。为了达到足够的线性度和效率,本功放工作在AB区域,在-0.5dBm的输入1dB压缩点时,输出8.5dBm功率。功耗为28.8mW, 在3~5GHz工作范围内,增益为9.11±0.39dB,群延时在 8ps之内。     

一种应用于WLAN的高线性度CMOS功率放大器

基于TSMC 0.18 μm CMOS工艺,设计了一种应用于WLAN的高线性度CMOS AB类功率放大器。电路采用两级结构和片外匹配网络。为了实现高线性度,采用电容补偿技术,并选择合适的偏置点以减小gm的3次非线性,在绑线和PCB走线时,利用HFSS进行了精确的建模。该功率放大器供电电压为1.8 V和3.3 V,后仿结果显示,在2.45 GHz处的输出1 dB压缩点P1dB为25.3 dBm,功率附加效率PAE为33%;在WLAN802.11g测试环境下,输入64QAM信号进行仿真,输出误差向量幅度EVM和频谱掩膜均满足指标要求,最大线性输出功率为15 dBm。     

一种915 MHz 0.18 μm CMOS增益可变的功率放大器

针对射频前端发射距离的不确定性,设计了一款基于0.18 μm CMOS工艺的增益可变功率放大器。该功率放大器的中心工作频率为915 MHz,工作在AB类,采用两级单端共源共栅结构。输入级采用类似开关功能的栅压,控制3个并联的共源共栅结构输出管的导通,得到增益和输出功率可变的功率放大器。仿真结果表明,在输入级1.8 V和输出级3.3 V的电源电压下,该功率放大器功率增益范围为9~25.8 dB,1 dB压缩点处的最大输出功率为21.47 dBm,最大功率附加效率为29.6%。该放大器的版图面积为(1.4×1.2) mm²。     

1.6GHz高线性高效率驱动放大器设计

在0.35μm射频CMOS工艺下,设计了一种可应用于发射终端的1.6 GHz驱动放大器.该放大器采用两级结构,第一级采用共源共栅结构,其中共源输入由两个分别工作在AB类和B类状态的并联放大管构成,提高了放大器的线性度和效率.第二级采用工作在B类状态的共源放大结构,进一步提高了驱动放大器的性能.仿真结果显示,放大器的最大输出三阶交调点为17.3 dBm,功率增加效率为57%,输出饱和功率为18.5 dBm,功率增益为26 dB,在3.3 V电压下总的电流消耗为5.4 mA.     

基于InGaP/GaAs HBT的X波段MMIC功率放大器研制

研制了X波段的InGaP/GaAs HBT单级MMIC功率放大器,该电路采用自行开发的GaAs HBT自对准工艺技术制作.电路偏置于AB类,小信号S参数测试在8～8.5GHz范围内,线性增益为8～9dB,输入驻波比小于2,输出驻波比小于3,优化集电极偏置后,线性增益为9～10dB.在8.5GHz进行连续波功率测试,在优化的负载阻抗条件下,P1dB输出功率为29.4dBm,相应增益7.2dB,相应PAE〉40%,电路的饱和输出功率Psat为30dBm.     

基于InGaP/GaAs HBT的X波段MMIC功率放大器研制

研制了X波段的InGaP/GaAs HBT 单级MMIC功率放大器,该电路采用自行开发的GaAs HBT自对准工艺技术制作.电路偏置于AB类,小信号S参数测试在8～8.5GHz范围内,线性增益为8～9dB,输入驻波比小于2,输出驻波比小于3,优化集电极偏置后,线性增益为9～10dB.在8.5GHz进行连续波功率测试,在优化的负载阻抗条件下,P1dB输出功率为29.4dBm,相应增益7.2dB,相应PAE＞40%,电路的饱和输出功率Psat为30dBm.     

基于GaN HEMT的Doherty功率放大器设计

设计一款基于GaN HEMT的S波段Doherty功率放大器(DPA)。主放大器是采用GaN HEMT设计的AB类功放,辅助放大器是GaN HEMT的C类功放。利用ADS对电路进行仿真,单音测试结果表明,DPA工作频率在2.3~2.4 GHz,输入功率为29 dBm时,工作增益不小于14 dB,输出功率大于43 dBm,功率附加效率超过65%。分析了辅助放大器偏置电压对DPA性能的影响,偏置电压变小,DPA的效率和线性度较好。     

一种0.15 μm GaAs pHEMT高效率功率放大器

基于0.15 μm GaAs(D-Mode)pHEMT工艺,采用多级级联的方式,设计了一种中心频率为2.4 GHz的高效率功率放大器。采用两级级联放大结构,驱动级采用共源结构,提高了输出功率和线性度。功率级采用自偏置技术共源共栅结构,增益和效率得到提升。工作模式分别为A类和AB类。版图面积为1.45 mm²。仿真结果表明,在驱动级电路工作于5 V、功率级电路工作于10 V、频率为2.4 GHz的条件下,1 dB压缩点功率为31.99 dBm,最大输出功率为32.01 dBm,小信号增益为30.51 dB,功率附加效率为40.74%。输入功率为1.48 dBm时,在1.94~2.82 GHz频带内,输出功率为30.29~32.07 dBm,功率附加效率为30%~41.9%,小信号增益峰值为31.97 dB,3 dB带宽为880 MHz。     

用于IEEE 802.11 b/g/n WLAN的高线性度功率放大器

基于2μm的InGaP/GaAs异质结双极晶体管(HBT)工艺设计了一种可应用于IEEE802.11 b/g/n无线局域网(WLAN)的高线性度射频功率放大器.为了提高射频功率放大器的线性度,采用了负反馈镜像电路提供直流工作点,设计了良好的输入、输出和级间匹配电路来提高射频功率放大器的线性输出功率.流片结果表明,在工作电压为3.3V时,射频功率放大器的1 dB线性压缩输出功率(P1dB)可达27 dBm,当误差向量幅度(EVM)为3％时,2.4 GHz64 QAM激励下,输出功率可达19.8 dBm,满足标准规范要求.     

2.4GHz CMOS线性功率放大器设计

利用双重器件提高线性度的方法,设计了一个两级电路结构的线性功率放大器,可应用于蓝牙系统发射模块。电路基于台基电公司（TSMC）0.18μm互补金属氧化物半导体（CMOS）工艺进行设计,该功率放大器的中心工作频率为2.4GHz,利用ADS2008U2对电路进行模拟仿真。仿真结果显示,当输入信号功率为-7.8dBm时,功率增益为30.6dB,功率附加效率为26.67%,1dB压缩点输出功率为22.79dBm,具有很高的线性度。     

一种用于便携式射频识别阅读器的CMOS功率放大器

针对一种特定的射频识别技术的通讯协议(ISO1800-6B),提出了一种应用于射频识别读写器中的发射机前端结构,以实现发射信号的OOK调制.采用0.18μm CMOS工艺实现的这种高效率、高度集成的无线发射机前端由射频信号调制器、E类功率放大器以及相应的逻辑控制单元组成,其中的功率放大器的小信号增益约为23dB,其1dB压缩点输出功率为17.6dBm,最大输出功率为19.0dBm,而最大功率增加效率为35.4%.整个发射机的输出信号满足相应协议的特定要求,可以实现不同调制深度(18%和100%)的射频信号输出.     

一种用于便携式射频识别阅读器的CMOS功率放大器

针对一种特定的射频识别技术的通讯协议(ISO1800-6B),提出了一种应用于射频识别读写器中的发射机前端结构,以实现发射信号的OOK调制.采用0.18μm CMOS工艺实现的这种高效率、高度集成的无线发射机前端由射频信号调制器、E类功率放大器以及相应的逻辑控制单元组成,其中的功率放大器的小信号增益约为23dB,其1dB压缩点输出功率为17.6dBm,最大输出功率为19.0dBm,而最大功率增加效率为35.4%.整个发射机的输出信号满足相应协议的特定要求,可以实现不同调制深度(18%和100%)的射频信号输出.     

30～2 600 MHz超宽带GaN功率放大器的设计与实现

基于第三代半导体GaN的高电子迁移率晶体管技术,利用Cree CGH40010管芯大信号模型并结合ADS2009U1软件,结合商用GaN管芯的自身特性,采用微带-电阻-微带-电容-微带的负反馈回路和整体负载牵引方法及宽带匹配网络,成功设计并实现了30～2 600 MHz超过6个倍频程的超宽带功率放大器.测试结果表明,该功率放大器的带内线性增益大于11.8 dB,线性增益平坦度小于±0.95 dB,输入回波小于-10.2 dB,1 dB压缩点输出功率大于36.5 dBm,功率附加效率大于22％,饱和时输出功率大于39.1 dBm,功率附加效率大于28％.该功率放大器在很宽的频带内有着平坦的增益,适用于对平坦度要求较高的超宽带系统中.     

一种高线性度CMOS有源混频器的设计

设计了一个用于数字电视ZERO-IF结构接收机射频前端的CMOS下变频混频器。基于对有源混频器的噪声机制及线性度的物理理解,对传统的有源混频器电路采用电流注入技术,实现了增益,噪声和线性度折中。电路采用UMC0.18RFCMOS工艺实现,SSB噪声系数为18dB,1/f噪声拐角频率100kHz。电压转换增益为5dB和8dB两档增益,输入1dB压缩点为0dBm,IIP3为15dBm（5dB增益）,7dBm（8dB增益）。全差分电路在1.8V供电电压下的功耗不到7mW,可以满足数字电视零中频结构射频前端对高线性度、低闪烁噪声和可变增益的要求。     

基于40 nm CMOS工艺的高效率功率放大器设计

针对硅基毫米波功率放大器存在的饱和输出功率较低、增益不足和效率不高的问题,基于TSMC 40nm CMOS工艺,设计了一款工作在28GHz的高效率和高增益连续F类功率放大器。提出的功率放大器由驱动级和功率级组成。针对功率级设计了一款基于变压器的谐波控制网络来实现功率合成和谐波控制,有效地提高了功率放大器的饱和输出功率和功率附加效率。采用PMOS管电容抵消功率级的栅源电容,进一步提高线性度和增益。电路后仿真结果表明,设计的功率放大器在饱和输出功率为20.5dBm处的峰值功率附加效率54%,1dB压缩点为19dBm,功率增益为27dB,在24GHz~32GHz频率处的功率附加效率大于40%。     

一种新型900 MHz下混频器的设计

设计了一种用于超高频射频识别(UHF RFID)读写器的新型低功耗、低噪声、高线性度900 MHz下混频器.在输入端采用2阶交调注入结构,以提高线性度;在输出端采用动态电流注入结构,获得了很好的噪声特性,且具有很高的增益.采用Chartered 0.18 μm标准CMOS模型对电路进行仿真,电路的供电电压为1.2 V.仿真结果表明,设计的900 MHz下混频器增益为11 dB,IIP3为-3.5 dBm,噪声为11 dB.     

毫米波高性能收发多功能芯片

利用0.15μm GaAs PHEMT工艺,研制了一款集成功率放大器和低噪声放大器的毫米波多功能单片。发射支路功率放大器采用三级放大拓扑结构,在32~36GHz内,在6V工作电压下,线性增益23dB,增益平坦度优于±0.75dB,输入/输出驻波小于1.3,饱和输出功率30dBm,功率附加效率约30%。接收支路低噪声放大器采用三级放大拓扑结构,在5V、30mA工作电压下,在32~37GHz内,线性增益23.5dB,增益平坦度优于±1dB,噪声系数小于2.5dB,1dB压缩输出功率大于6dBm。该芯片面积为3.67mm×3.13mm。     

一种0.13 μm CMOS K波段宽带功率放大器

基于0.13 μm CMOS工艺,采用多频点叠加的方式,设计了一种K波段宽带功率放大器。输入级采用晶体管源极感性退化方式,实现了宽带输入匹配。驱动级采用自偏置共源共栅放大器,为电路提供了较高的增益。输出级采用共源极放大器,保证电路具有较高的输出功率。后仿真结果表明,在26 GHz处,该功率放大器的增益为22 dB,－3 dB带宽覆盖范围为22.5~30.5 GHz,输出功率1 dB压缩点为8.51 dBm,饱和输出功率为11.6 dBm,峰值附加功率效率为18.7%。     

基于GaAs HBT的J类射频功率放大器

基于2 μm GaAs HBT工艺,设计了一种工作于1.8~2.0 GHz的射频功率放大器。该功率放大器采用两级放大结构,功率级选用具有良好线性度和效率的J类功率放大器。输出匹配电路采用电容电感组成的两级网络来实现低Q值匹配,拓宽了宽带性能。在驱动级输入端偏置处添加模拟预失真,进一步改善了幅相特性。电源电压为3.3 V,偏置电压为3.4 V。采用ADS软件对该功率放大器进行仿真。结果表明,在1.8~2.0 GHz频率范围内,饱和功率为30.2 dBm,1 dB压缩点输出功率为29.5 dBm,小信号功率增益为32 dB,功率附加效率高于46%。     

一种2.4 GHz CMOS射频前端电路

基于0.18 μm CMOS工艺,设计了一种面向低速率低功耗应用的2.4 GHz射频前端电路,包含2个单刀双掷开关、1个功率放大器和1个低噪声放大器。采用栅衬浮动电压偏置技术对传统单刀双掷开关进行了改进,以提高其线性度;功率放大器采用两级放大结构,对全集成的低噪声放大器进行了噪声优化;集成了输入输出匹配网络,采用了到地电感,以提高输入输出端的ESD性能。在接收模式时,电路的静态电流为10.7 mA,增益为11.7 dB,IIP3为2.1 dBm,噪声系数为3.4 dB。在发射模式时,电路的静态电流为17.4 mA,功率增益为17.7 dB,输出P1dB为20 dBm,饱和功率为21.4 dBm,最大PAE为23.8%,在输出功率为20 dBm时的频谱满足802.15.4协议要求。